PCBInside

전이(transition)와 합성곱(convolution) 시뮬레이터는 그 동작에 있어 스파이스(SPICE)와 비슷하다. 그것들은 해석하려는 회로의 전류와 전압의 시간 의존성을 표현하는 편미분 방정식 세트를 푼다. 결과는 시간, 가능성, 스윕 변수에 대한 비선형 분석이다.
전이와 합성곱 옵션 사이의 주요 차이는 아래에 논의되는 회로의 분포(distributed)되고 주파수 의존적인 요소를 각 해석이 어떻게 특성화 하느냐에 달려있다.

전이(트랜지션) 해석
전이 해석은 완전히 시간 영역에서 수행된다. 그래서 마이크로스트립 요소나 s-파라미터 요소 같은 분포된 요소의 주파수 의존적 행동을 고려할 수 없다. 따라서, 전이 해석에서, 그런 요소는 단일 (lumped) 등가, 분산 (dispersion )이 없고 일정한 손실을 갖는 전송선, 쇼트 회로, 오픈 회로같은 단순하고 주파수 독립적인 모델로 표현되어야 한다. 이런 가정과 단순화는 저주파에서 매우 합리적이다.

합성곱(컨벌루션) 해석
합성곱 해석은 모든 분포된 요소를 주파수 영역에서 표현한다. 따라서 그것들의 주파수 의존적 행동을 고려한다. 많은 RF와 마이크로웨이브 분포 요소의 특성화는 주파수 영역에서 가장 잘 완성된다. 왜냐하면 이 요소들에 대한 정확한 시간 영역 등가를 항상 얻을 수는 없기 때문이다.
합성곱은 모든 분포된 요소로부터 주파수 영역 정보를 시간 영역으로 변환 한다. 이때 이런 요소들의 임펄스 응답의 결과를 효과적으로 얻는다. 요소 단자의 시간 영역 입력 신호는 그 요소의 임펄스 응답과 엮여서 출력 신호를 만든다. 비선형 요소를 포함해서 정확한 단일 등가 모델을 갖는 요소는 임펄스 응답을 사용하지 않고 시간 영역에서 완전히 특성화될 수 있다.

노트. 합성곱 해석에서, 정확한 시간 영역 모델 또는 합성곱 중 하나를 사용해서 모든 요소가 완전 주파수 영역 모델로 특성화 될 수 있다. 그러나, 합성곱 시뮬레이션의 결과와 같은 회로의 전이 시뮬레이션 결과 사이에 작은 차이가 있을 수 있다.

전이/합성곱 시뮬레이션 처리 과정
1.  사용자가 시간 스윕 범위, 허용 오차, 반복(iteration) 제한 등을 규정한다.

2.  0 시점에서 시스템 솔루션을 결정하기 위해 DC 해석을 수행한다.

3.  시뮬레이터 내부에서, 중단점 테이블이 만들어져서 주파수 영역 장치와 데이터를 다룬다. 독립 소스 파형은 프로그램 계산 시간 단위와 일반적으로 일치하지 않는 뾰족한 전이를 자주 갖는다. 불연속 선형 (piece wise linear) 소스 같은 경우가 그렇다. 중단점 테이블은 독립 소스의 모든 전이 점의 정렬된 리스트를 포함한다. 시뮬레이션 동안, 다음 시간 점이 중단 점의 하나와 충분히 가까울 때마다 시간 간격이 조정되서 정확한 중단 점에 앉착한다. 이것은 전이 주변에서 불필요한 시간 간격 감소를 예방한다.

4.  내부 제어 변수는 현재 시간을 업데이트하고 독립 소스의 값이 그 시간에서 계산된다.

5.  수치 반복을 통해서 방정식 시스템을 풀기 위한 시도가 이루어진다. 반복 수가 max iterations per time point를 넘으면, 시간 점이 줄어든다. 새로운 시간 점이 받아들여질만 하면 해석은 4 단계를 반복한다.

6.  수렴을 따라, 국부 반올림 에러가 계산된다. 특별한 설정이 없으면 에러를 예측하기 위해 기본 trapezoidal 반복 법이 사용된다.

7.  시간 단위 간격이 계산된다. 기본으로, 시간 단위는 반올림 예측 법을 사용해서 계산된다.

8.  에러 오차는 국부 반올림 에러 오버예측 요소에 있는 값과 비교된다. 에러가 허용제한 안에 있으면 결과가 저장되고 해석은 다음 시간 점에서 계속된다.  그렇지 않으면 해석은 더 작은 시간 단위에서 반복된다.

9.  사용자가 규정한 시간 스윕 때까지 단계 3에서 9까지 반복된다.