PCBInside

고속 디지털 시뮬레이션은 주로 구동 신호의 시간 영역 스펙으로 시작한다. 스펙은 구동 신호 또는 자극(excitation)이 전이 하는 모든 순간을 기술한다. 그 데이터로부터 시뮬레이션은 시간 영역 시퀀스 또는 시간 함수로서의 자극을 기술하는 서브루틴을 만든다. 시뮬레이션이 진행되면서 각 신호 전이에 에지 쉐이핑(edge shaping)이 적용된다.
에지 쉐이핑 과정을 선형 필터링 동작으로 생각할 수도 있다. 예들 들어, 완벽한 구형(sqaure) 시간 영역 신호를 가우시안 로우패스 필터를 통과시키면 예상하는 대로 가우시안 에지가 만들어 진다. 각 신호 에지는 가우시안 종 모양 커브 형태로 보인다. 통계로부터 쉐입이 가우시안 에러 함수 erfc()인 것을 알 수 있다. 가우시안 로우패스 필터의 -3dB 대역폭을 0.33864/T로 설정하면, 10-90% 상승 시간과 하강 시간이 정확히 T인 신호의 에지를 형성할 것이다. 이 논의는 각 신호 전이을 충분히 떨어뜨려서 매 전이에서 깨끗하고 완벽한 신호 에지의 카피를 만든다는 가정을 한다.
시뮬레이터 코드를 해체한다면, 명확한 선형 신호 필터링 루틴을 결코 찾지 못할 수 있다. 적절한 모양의 신호 에지를 만드는 많은 방법이 있지만, 그것들은 각각 어떤 선형 필터링 동작에 대해서 등가이다. 모든 경우에서, 시뮬레이터는 신호 에지를 만들기 위해서 사용하는 등가 로우패스 필터의 주파수 반응 특성을 신호에 부여한다.
아래 그림은 2개의 대중적인 에지-쉐이핑 필터의 주파수 응답에 대한 플롯이다. 각 필터의 10-90% 상승 그리고 하강 시간은 100 ps이다. 가우시안 필터는 10 GHz 위에서 작은 신호 파워를 갖는 부드러운 주파수 응답을 보여준다. PWL(piecewise-linear) 필터는 10 GHz 위에서 비현실적인 많은 양의 신호 파워를 유지하고 있다. 각 신호 에지에서 간단한 선형 램프를 만들기 위해 SPICE에서 PWL 함수를 사용할 때 이런 상황 발생한다. 그런 신호는 타이밍 다이어그램에서 좋게 보이지만, 그것은 시스템의 스펙트럼 특성을 보여주지 않는다.

단일 세그먼트 PWL 필터는 직사각 또는 박스카 형의 임펄스 응답을 갖는다. 디지털 신호를 박스카 필터를 통해 진행시킬 때, 선형적인 상승과 하강 에지를 가진 스텝이 만들어진다. 만약 10-90% 상승 시간이 T 이면, 0-100% 상승 시간은 1.25T가 되어야 한다. 그 모양은 8 GHz에서 spectral null도 고려된 필터의 박스카 응답에 대한 실제 폭이다. 각 PWL 에지의 시작과 끝에서의 사프한 코너는 매우 높은 주파수에서의 잉여 파워도 고려한다. 12 GHz에서, PWL 스펙트럼은 가우시안 스펙트럽보다 20 dB 더 높은 피크를 가진다.
PWL 에지가 12 GHz 근처에서 시스템을 인공적으로 크게 과장하기 때문에 나는 단일 세그먼트 PWL 시뮬레이션을 피한다. PWL 에지는 8 GHz에서 신호 에너지가 없기 때문에 8 GHz를 인공적으로 마스크 한다. 이것은 또한 고주파에서 크로스톡을 크게 과장한다.
실제 신호 에지의 모양이나 스펙트럼을 자세히 볼 필요가 있을 때마다, 신호를 바르게 표현할 신호-쉐이핑 처리를 사용하라. 실제 신호 모양의 레코드를 가지고 있거나 IBIS(input/output buffer informaiton specificatoin) 파일로부터 추출한 것이 있으면, 그것을 사용하라. 다른 정보가 없다면, 가우시안 쉐이프를 사용하라.

원문: by Dr. Howard Johnson. First publ. in EDN magazine, November 12, 2009