PCBInside

IBIS 파일 안에는 디바이스(component)의 버퍼 정보 외에도 각 핀들에 대한 패키지 기생 정보 즉 패키지의 R, L, C 값에 대한 정보가 담겨 있다. 보통 시뮬레이터들은 이 정보를 활용하여 시뮬레이션을 할 수 있다. 시뮬레이션에 패키지 정보를 포함시킬 수도 있고 뺄 수도 있다. 보통 핀에서 프로빙을 할 경우에 문제가 되지 않지만 다이(die)에서 신호 프로빙을 할 경우, 패키지 정보가 포함 되지 않는 시뮬레이터들이 많다. 이 경우 정확도를 위해 패키지 정보를 포함 시키려면 불편함을 감수하면 패키지 기생 값을 R,L,C 모델로 스키메틱에서 그려야 하는 수고를 해야한다. - Hyperlynx 같은 툴은 사용자의 추가 노력 없이 핀에서 프로빙 할 지 다이에서 할 지 고를 수 있는 옵션이 있어서 편하다. 

아무튼, 핀 수가 좀 많으면 이것을 일일이 그리는 것도 은근히 시간 많이 걸리고 귀찮다. 부품 평균 값으로 쓸 수도 있지만 그것은 어디까지나 평균 값인 것이고 핀에 따라서 편차가 클수도 있으므로 개별 핀의 기생 값을 사용하는 것이 바람직할 것이다. 암튼, 매뉴얼로 값 넣다 보면 실수하기도 쉽고... 귀찮다. 그래서, IBIS 파일에서 핀의 패키지 기생 R, L, C 값을 읽고 자동으로 SPICE 모델을 만들어 주는 툴을 만들어 보았다.

rlc spice model generator from ibs 150802.xlsm

그냥 급하게 만들어 본 것이라 제약 사항이 좀 있다.

*.ibs 파일의 형식은 windows 형식(LF+CR) 텍스트 파일이어야 한다. UNIX 형식(LF)은 오류가 난다. 일부 *.ibs 파일은 유닉스 형식을 저장되는 경우가 있으므로 확인해야 한다. 워드로 읽어서 저장할 때 윈도우 형식으로 저장하면 쉽게 형식을 바꿀 수 있다. 그 외에 2번 실행시 파일 저장 안되는 오류 등 몇가지 버그들이 있지만 사용에 큰 지장은 없다. 필요하다면 VBA 소스 코드를 수정해서 사용하면 된다.

부가적으로 SPICE 모델 추출 외에 각 핀의 패키지 내 wire impedance와 propagation delay 리스트를 작성해 준다.

아래는 사용 과정이다.

먼저, 탐색기에서 rlc spice model generator form ibs 150802.xlm를 클릭하여 실행한다.

매크로 보안 경고가 뜨면 '콘텐츠 사용'을 눌러 프로그램을 실행 시키다.

IBIS 파일을 찾는 파일 열기 다이얼로그가 열리면 모델 추출을 원하는 *.ibs 파일을 찾아서 연다.

프로그램이 즉시 실행되어 ZnTD라는 시트가 생성되며, 각 핀의 패키지 impedance와 propagation delay 가 자동 계산되어 리스트로 보여진다.

첫 번째 시트(Sheet1)를 클릭하면 방금 읽어 들인 IBIS 파일이 보여진다.

이제 방금 엑셀 매크로를 실행한 폴더를 다시 보면 IBIS 파일 안에 정의된 부품 이름으로 된 폴더가 생긴 것을 확인할 수 있다. 폴더 하나를 들어가 보면 각 해당 핀 별로 기생 SPICE 모델이 생긴것을 확인할 수 있다.

모든 핀에 대한 SPICE 모델이 부품 폴더 안에 들어 있다.  그 중 하나를 텍스트 에디터로 열면 아래 처럼 자동으로 생성된 모델으 확인할 수 있다.

 칩의 동작 속도가 고속화 되면서 가장 크게 문제가 되는 부분은 칩과 칩 간에 인터커넥션(interconnection)에서 임피던스 불일치(impedance discontinuities) 이다. 이 문제는 칩의 출력 임피던스와 인터커녁션 - PCB의 trace라고 생각해자 - 의 임피던스 불일치에서 발생한다. 따라서 보드 상에서 칩과 trace 시작 부분 사이에 터미네이션(termination) 저항을 넣거나 trace 종단과 파워 혹은 그라운드 사이에 터미네이션 저항을 넣어서 임피던스를 매칭시켜 주는 일을 한다. 그런데 여기에는 2가지 문제가 있을 수 있다. 하나는 신호 수가 매우 많을 경우 저항이 차지 하는 면적이 너무 많아져서 칩 근처에 저항을 배치하지 못하게 되는 문제가 발생할 수 있다. 결과적으로 칩과 저항의 거리가 멀어져 터미네이션 성능이 저하 될 수 있다. 다른 하나는 칩에서 나온 신호가 저항을 경유하기 위해서 스트립 라인에서 보드 외각으로 비아를 경유하여 나온 후에 다시 비아를 경유하여 스트립 라인으로 들어갈 경우 GHz 대역 신호의 품질이 나빠질 수 있는 문제가 있다. 이런 문제를 해결 하기 위하여 오래 전부터 칩 내부에 터미네이션 저항 기능을 넣어서 사용할 수 있게 한 칩들이 있다. 이 기능은 활성화 될 수도 있고 꺼질 수도 있다. 이런 기능은 업체별로 부르는 용어가 다른데 대표적인 것으로 다음과 같은 용어가 있다. 

ODT(On-Die Termination)

OCT(On-Chip Termination)

DCI(Digitally Controlled Impedance)

 ODT 기능이 없을 경우, 아래 그림처럼 보드 상에서 디스크릿 저항으로 터미네이션을 해주어야 한다.

칩 내부에 터미네이션 기능이 있는 경우는 아래 그림과 같다.

 위처럼 내부 터미네이션을 이용하는 대표적인 칩으로는 DDRx DRAM과 FPGA 같은 칩들이 있다. 이런 칩들은 ODT 기능으로 SI 문제의 제일 큰 비중을 차지 하는 임피던스 불연속 문제를 해결한다.

 최근 칩 트렌드는 고속화도 있지만 저전압화도 같이 진행되고 있다. 저 전압화의 영향으로 voltage tolerance 마진이 부족해지고 있다. 전통적으로 PI 문제는다음과 같이 해결한다. 고주파 영역 노이즈를 억제하기 위해서 칩 세라믹 커패시터를 칩 주변에 배치하고 저주파 영역 노이즈르 억제하기 위해서 보드상 아무 곳에나 벌크 커패시터를 배치한다. 이 때 고주파 영역에서 디커플링 성능은 마운팅 조건에 따라서 많이 달라질 수 있다. 가장 성능이 좋으면서 보드의 영향을 덜 받게 커패시터를 배치하는 방법은 패키지 보드에 커패시터를 배치하는 것이다. 그렇게 하면 상당히 고성능의 커패시터를 구현할 수 있다.

 위 사진은 VERTEX-7 FPGA의 패키지 사진이다. 칩이 마운트되어 있는 패키지 보드에 칩 커패시터들이 실장되어 있다. 이 커패시터들은 보드에 부착되는 커패시터들 보다 매우 우수한 성능을 갖는다. 해당 칩의 데이터시트(아래 그림 참조)에 있는 ESL 값이 보드에 부착된 커패시터 들에 비해서 상당히 작은 것을 알 수 있다(보드에 부착시 대략 1 nH 이상 될 것이다) .

 VERTEX-7 FPGA는 패키지 내부에 고성능 고주파 커패시터를 내장하고 있기 때문에, 보드에서는 uF 단위 이상의 중간 주파수 노이즈 이하 억제 커패시터들만 붙여주면 된다. 주의할 것은 저전압 추세에서 저주파 영역은 ESR 값이 작은 커패시터를 사용해야 한다는 점이다.

- 위 그림(혹은 사진) 및 표는 Stratix-5 와 Vertex-7 데이터시트 및 해당 제품 회사 홈페이지에서 가져온 것이다.