'decoupling capacitor'에 해당되는 글 2건

  1. 2011.11.30 디커플링 커패시터 값 선정의 Rule of Thumb
  2. 2011.07.19 PI > Decoupling

디커플링 커패시터 값 선정의 Rule of Thumb

원 포인트 레슨 2011. 11. 30. 11:16
 디커플링 커패시터 값 그리고 수량 선정과 관련하여 대부분의 엔지니어들이 알고 있는 rules of thumb은 파워 핀 하나당 100nF 커패시터 하나를 할당하는 것이다. 이것은 그동안 잘 작동해 왔고 지금도 많은 부분에서 잘 작동하고 있는 규칙 중 하나이다. 그런데, 이런 의문이 든다. 파워 핀이 3개라면 100nF 커패시터 3개를 사용하는 것보다 100nF + 10nF + 1nF 3개를 섞어서 사용하는 것이 노이즈 억제에 더 효과적이지 않을까?  어느 경우가 더 효과적일까? 정답은 환경에 따라 다르다. PDN의 임피던스와 사용하고자 하는 최대 주파수 그리고 소모되는 다이나믹 전류의 양 등에 따라서 전자가 좋을 수도 있고 후자가 좋을 수도 있다.

 아래 2개의 PDN impedance 곡선을 보자. PCB 자체의 PDN은 매우 낮은 경우이다.


 위는 1608 크기 100nF 3개를 적용한 PDN 임피던스 곡선(파란색)이고 아래는 1608 크기 100nF 1개 + 10nF 1개 + 1nF 1개를 적용한 곡선이다. PDN impedance 곡선에서 판별의 기준이되는 target impedance 는 소모되는 전류에 따라 결정이 된다. 소모되는 전류량이 달라질 경우, 즉 target impedance가 달라질 경우 어떻게 되는지 따져보자. 만약 target impedance가 0.5ohm 이라면 둘 다 동작 상에 문제가 되지 않는다. 그런데 target impedance가 0.1ohm 이라고 한다면 위는 75MHz까지 보장이 되고 아래는 40MHz까지 밖에 보장이 되지 않는다. target impedance가 0.3ohm 이라면 위는 150MHz 근처에서 문제가 되고 아래는 아무런 문제도 없다. 표로 정리하면 다음과 같다.

전류 소모량 target impedance  100nF 3개 100nF + 10nF + 1nF 각각1개
 적음  high  ok ok 
 중간 mid   불리 유리
 많음 low   유리 불리 

 이번에는 PCB의 PDN impedance가 매우 높은 경우를 비교해 보자.


 100nF 3개를 사용한 경우 5MHz 근처에서 한번의 peak성 impedance 상승이 있고, 100nF + 10nF + 1nF의 경우 3부분으로 peak성 impedance가 분산이 된다. 따라서 peak성 impedance 측면에서는 100nF 3개를 사용한 것이 특정 주파수에서 좀 더 불리하게 작용할 수 있다. 그런데 impedance를 아래로 낮추는 전반적인 힘은 100nF 3개를 사용한 경우 좀 더 크고 좋다.
 그래프에서 빨간색 화살표는 커패시터의 ESR이 작아질 경우 impedance가 좀 더 상승할 수 있다는 것을 알려주기 위해서 표시하였다. 커패시터 자체의 ESR은 매우 작은데 여기서는 좀 더 실질적인 값(측정으로 얻은 겂)을 적용하였다.

 중요한 점은 ESL 값이다. 처음 2개 곡선에서는 ESL이 0.437nH가 적용되었고 다음 2개 곡선에서는 ESL이 2.299nH가 적용이 되었다. 이 차이는 커패시터가 PCB에 마운팅 될 때 값이 고려되었기 때문이다. 커패시터의 capacitance 값 자체보다도 ESL(mounting inductance 포함)값이 더 크게 작용하는 것을 알 수 있다. PCB 디자인 시에 적층 구조가 매우 중요함을 다시 한번 알 수 있다.

 < 최저 커패시터 값 선정의 rules of thumb>
  임피던스 곡선을 좀 더 좋게 하려면, 커패시터들의 inductance와 power planes의 capacitance로 만들어지는 병렬 공명 주파수(위 곡선 그래프에서 검정색 peak)와  가장 낮은 커패시터의 자기 공명 주파수(SRF)가 같게 커패시터 값을 선정하는 것이 좋다. 그럴 경우 가장 낮은 거패시터 값은 대략 다음 식과 같다.

Clowest = A / (762 * h)

       여기서,  A    power planes area(sq cm)
                   h    plane gap(mm)

  위 예의 경우 power planes area는 600 sq cm이고, h는 0.2 이면, Clowest는 대략 4nF이 된다.

 <참고>
 디커플링 커패시터로 100nF를 많이 사용하는 이유:
 100nF 커패시터는 10~40MHz 정도의 공명주파수를 갖는다. 이 주파수는 1M~수백MHz 대역의 중심부에 위치하고 있어서 디커플링 커패시터로 사용하기에 딱 좋다. 1MHz 이하는 탄탈이나 전해 커패시터 같은 벌크류 커패시터로 커버를 하고 수백MHz 이상은 수nF 짜리 커패시터를 병행해서 커버할 수 있다.





 

'원 포인트 레슨' 카테고리의 다른 글

패키지와 커넥터로 보는 Return Path  (0) 2011.12.02
전류는 루프를 형성하며 흐른다  (0) 2011.12.01
Thieving(그라운드 채우기?)  (0) 2011.11.30
Free Test Board  (0) 2011.11.29
Ground Loop와 Common Mode Noise  (0) 2011.11.28
:

PI > Decoupling

PCB INSIDE/PI 2011. 7. 19. 14:09
Decoupling (디커플링)


  디커플링이란 커플링(coupling)이 되지 않도록 하는 것이다. Coupling이란 결합한다는 뜻이므로, decoupling은 분리한다는 뜻이다. 무엇을 분리한다는 것일까? Power에 섞여 있는 noise를 분리해 낸다는 것이다. 파워에는 저주파 노이즈나 고주파 노이즈가 끼어 있을 수 있다. 노이즈가 발생하는 원인은 전원회로와 PDN이 이상적이지 않기 때문이다. 즉 부하에서 원하는 전류에 대응하지 못하기 때문에 파워가 출렁거려서 나타나는 현상이 노이즈 이다(외부에서 유인된 경우는 제외). 이러한 노이즈는 동적인 전류가 흐르는 곳에서 유발이 되므로, 노이즈 원은 전원 회로 혹은 부하가 될 수 있다. 노이즈 원에서 발생한 노이즈는 다른 곳으로 커플링 되기 전에 바로 그 곳에서 없어지도록 해결하는 것이 가장 좋고, 그렇게 하는 것이 디커플링이다. 따라서 디커플링 캐퍼시터는 노이즈원에 최대한 가깝게 위치해 있는 것이 좋다. 디커플링 캐퍼시터는 파워에서 발생한 노이즈 성분을 그라운드로 빼주는 역할을 한다. 그래서 노이즈 원에서 발생한 노이즈가 파워의 다른 깨끗한 부분으로 넘어가지 않도록 차단하는 역할을 한다. 노이즈는 어디서 유발되었는지에 따라서 특정한 주파수 성분을 가지고 있으므로, 효과적으로 노이즈를 제거하기 위해서는 노이즈 주파수와 가까운 공명 주파수를 갖는 캐퍼시터를 사용하는 것이 바람직하다.


  디커플링과 유사한 것으로 바이패스(bypass)라는 것이 있다. 바이패스는 신호가 흐르는 루프를 구성하는 하나의 요소로 신호를 우회시키는 것이다. 만약에 바이패스 캐퍼시터가 없다면 신호가 어떤 다른 경로를 찾으면서 큰 임피던스 불연속을 경험하게 되는 경우가 있다. 이런 경우 신호에 왜곡이 발생할 것이다. 바이패스는 좀 더 작은 임피던스의 경로를 제공해서 신호의 품질을 유지시켜 준다. 따라서 바이패스 캐퍼시터는 신호를 통과시키기에 적절한 공명주파수를 가지고 있는 것이 좋으며, PCB에서 물리적인 위치는 신호선 주변이어야 한다. 좀 더 정확히 하자면 드라이버 칩의 power 혹은 ground 핀 주변이어야 한다(혹은 레퍼런스가 바뀌는 부분에서 사용할 수도 있다). 바이패스와 디커플링은 목적에 분명한 차이가 있지만, 둘 다 사용되는 위치와 효과가 비슷해서 유사한 역할을 한다.



'PCB INSIDE > PI' 카테고리의 다른 글

PI > PDN  (0) 2011.07.19
PI > SSN  (0) 2011.07.19
: