디커플링 커패시터 값 선정의 Rule of Thumb
원 포인트 레슨 2011. 11. 30. 11:16
전류 소모량 | target impedance | 100nF 3개 | 100nF + 10nF + 1nF 각각1개 |
적음 | high | ok | ok |
중간 | mid | 불리 | 유리 |
많음 | low | 유리 | 불리 |
100nF 3개를 사용한 경우 5MHz 근처에서 한번의 peak성 impedance 상승이 있고, 100nF + 10nF + 1nF의 경우 3부분으로 peak성 impedance가 분산이 된다. 따라서 peak성 impedance 측면에서는 100nF 3개를 사용한 것이 특정 주파수에서 좀 더 불리하게 작용할 수 있다. 그런데 impedance를 아래로 낮추는 전반적인 힘은 100nF 3개를 사용한 경우 좀 더 크고 좋다.
그래프에서 빨간색 화살표는 커패시터의 ESR이 작아질 경우 impedance가 좀 더 상승할 수 있다는 것을 알려주기 위해서 표시하였다. 커패시터 자체의 ESR은 매우 작은데 여기서는 좀 더 실질적인 값(측정으로 얻은 겂)을 적용하였다.
중요한 점은 ESL 값이다. 처음 2개 곡선에서는 ESL이 0.437nH가 적용되었고 다음 2개 곡선에서는 ESL이 2.299nH가 적용이 되었다. 이 차이는 커패시터가 PCB에 마운팅 될 때 값이 고려되었기 때문이다. 커패시터의 capacitance 값 자체보다도 ESL(mounting inductance 포함)값이 더 크게 작용하는 것을 알 수 있다. PCB 디자인 시에 적층 구조가 매우 중요함을 다시 한번 알 수 있다.
< 최저 커패시터 값 선정의 rules of thumb>
임피던스 곡선을 좀 더 좋게 하려면, 커패시터들의 inductance와 power planes의 capacitance로 만들어지는 병렬 공명 주파수(위 곡선 그래프에서 검정색 peak)와 가장 낮은 커패시터의 자기 공명 주파수(SRF)가 같게 커패시터 값을 선정하는 것이 좋다. 그럴 경우 가장 낮은 거패시터 값은 대략 다음 식과 같다.
h plane gap(mm)
위 예의 경우 power planes area는 600 sq cm이고, h는 0.2 이면, Clowest는 대략 4nF이 된다.
<참고>
디커플링 커패시터로 100nF를 많이 사용하는 이유:
100nF 커패시터는 10~40MHz 정도의 공명주파수를 갖는다. 이 주파수는 1M~수백MHz 대역의 중심부에 위치하고 있어서 디커플링 커패시터로 사용하기에 딱 좋다. 1MHz 이하는 탄탈이나 전해 커패시터 같은 벌크류 커패시터로 커버를 하고 수백MHz 이상은 수nF 짜리 커패시터를 병행해서 커버할 수 있다.
'원 포인트 레슨' 카테고리의 다른 글
패키지와 커넥터로 보는 Return Path (0) | 2011.12.02 |
---|---|
전류는 루프를 형성하며 흐른다 (0) | 2011.12.01 |
Thieving(그라운드 채우기?) (0) | 2011.11.30 |
Free Test Board (0) | 2011.11.29 |
Ground Loop와 Common Mode Noise (0) | 2011.11.28 |