PCBInside

 신호의 스피드가 수백MHz 혹은 GHz 이상 빨라지게 되면, 고속화를 위해서 신호의 크기를 줄이게 된다 - 신호의 크기가 크면 스피드를 올리기 어렵다. 크기가 줄어든 신호는 노이즈에 취약하게 되므로 이를 보완하기 위해서 2개의 라인에 위상이 반전된 신호를 같이 보내는 differential signaling 기법을 사용한다. 원칙적으로 이 두 라인은 똑 같은 길이를 가져야 하는데, 실질적으로는 2개의 라인 길이를 똑같이 맞추기 어려운 경우가 흔히 있다. 그럼 어느 정도까지 2개 라인의 길이를 맞추어야 하는 것일까?

 아래 그림은 정상적인 경우의 디퍼런셜 출력 신호 파형이다. 검정색이 positive일 경우, 빨간색은 negative 신호이다. 두신호는 중간 레벨 c 에서 교차 한다. 신호의 rise time은 t이다.

 만약 PCB 상에서 negative line의 길이가 t’ 만큼 길어질 경우, 입력 쪽에서의 파형은 위와 다르게 아래와 같은 파형이 될 것이다.

 타이밍 적으로 +t” ~ -t’ 만큼 손해가 발생한다. 신호의 rising과 falling 특성이 같다면, t” = t’ 이므로 +/- t’ 만큼 타이밍 마진 감소가 발생한다. 만약 디퍼런셜 출력 신호 라인 간에 1mm 정도의 길이 차이가 발생한다면 t’는 대략 7~10 ps 정도이다. rise time인 t가 100 ps라고 가정하면, rise time 대비 대략 7~10% 정도의 phase shift가 발생한 것이다. 정해진 값은 없지만 positive와 negative 신호 간의 skew는 rise time의 15%를 넘지 않는 것이 좋다. 이 경우라면 15ps의 반 정도에 해당하므로 크게 문제되지 않을 것이다. 

 그렇다 하더라도 가능한 한 길이를 최대한 같게 맞추는 것이 좋다. 그 이유는 신호의 트랜지션 구간에서 길이 불일치로 인한 시간 동안 같은 방향으로 전류가 흐르게 되어 커먼모드 노이즈를 유발하기 때문이다. 커먼모드 노이즈는 EMI문제를 유발한다.

 길이를 맞추는 위치는 아래 그림 c 처럼 위상이 틀어지는 위치 부근에서 처리를 해주는 것이 바람직하다.