PCBInside

PDN (Power Distribution Network)

  PCB에서 전류의 흐름에는 크게 2가지가 있다. 하나는 칩(혹은 각종 소자)과 칩 사이에서 흐르는 전류 – 우리는 이것을 ‘신호’ 라고 부른다 – 이고, 다른 하나는 전원과 칩 사이에 흐르는 전류이다. 신호선에서는 깨끗한 신호를 목적지까지 보내기 위해서 균일한 임피던스를 유지해야 하는 것이 중요하다. 그러나 전원선(혹은 판)에서는 균일한 임피던스가 아니라 최대한 작은 임피던스를 유지해야 하는 것이 중요하다. 그리고 어느 정도까지 작은 임피던스를 유지해야 할 지를 결정해야 한다(이것은 다이나믹하게 소모되는 잔류량과 관련이 있다).

  기본적으로 파워선은 도체로 이루어져 있고 전류가 그 도체를 통해 흐르기 때문에 저항과 인덕터의 직렬 조합으로 모델링할 수 있다. 그리고 또한 전원선은 power 라인과 ground 라인 사이에 기생 캐퍼시턴스 성분도 포함하고 있다. 그런데 대부분의 파워선은 굵게 그리거나 판으로 그리기 때문에 저항 성분은 매우 작다. 또한 저항 성분은 전원부에서 센싱(sensing)을 통해서 보상이 이루어지기 때문에 크게 문제가 되지 않는다. 따라서 저항을 생략하고 간략히 모델링을 하면 전원에서부터 전류가 소모되는 부하까지는 아래와 같이 모델링 될 수 있다.

  전원 자체도 내부에 인덕턴스 성분을 많이 가지고 있다고 볼 수 있다. 왜냐하면 칩에서 전류를 빠르게 요구해도 실질적으로 우리가 사용하는 전원 부품들은 빠르게 전류를 줄 수 없는데, 즉 요구 전류에 대한 반응 속도가 매우 느린데, 이것이 인덕터의 전형적인 속성이다. 사실 전원의 인덕터 속성이 전원선의 기생 인덕터 보다 더 크다. 여기서는 이상 전원에 단일 inductor로 묘사 했다. 위 그림과 같이 Inductor와 capacitor의 조합으로 된 전원에서 부하(칩 혹은 소자)까지의 회로를 PDN(power distribution network)이라 한다. PDN의 임피던스가 낮으면 전원을 그대로 부하에 인가할 수 있지만, PDN의 임피던스가 높으면 PDN에 일정 부분의 전압이 걸려서 부하에서는 전압 강하가 일어난다. 결과적으로 전원 마진을 줄이게 되고, 심하면 에러를 유발할 수도 있다. 아래는 PDN의 한 예를 나타낸 임피던스 그래프 이다.

  이상적인 PDN은 임피던스가 0 인 경우로, 이때는 전류의 소모량에 상관없이 부하에 항상 전원에서 인가한 전압이 모두 걸린다. 그런데 실제 PDN은 인덕턴스 성분 때문에 주파수가 증가함에 따라서 임피던스가 증가한다.

  그러다가 파워선의 기생 캐퍼시턴스 성분으로 인한 공명 주파수에서 최대의 임피던스를 보이고 그 후 기생 캐퍼시턴스의 영향으로 임피던스가 낮아진다.