Sense 라인은 최대한 얇게
원 포인트 레슨 2014. 3. 26. 21:00위 그림은 PMU(DC 테스트 장치)나 PPS(프로그래머블 파워 서플라이)와 부하를 연결한 회로를 나타내고 물리적인 구현은 아래처럼 이루어진다.
왼쪽 처럼 디자인되면 wire impedance까지 측정에 반영되므로 일반적으로 오른쪽 처럼 디자인한다. 그리고 Force 라인은 전류를 원활히 공급할 수 있을 정도로 충분히 굵게 디자인 되며 대부분 문제가 없다. 그런데, Sense 라인도 신호 라인보다 굵게 디자인되는 경우를 흔히 보게 된다. 그런데, sense 라인은 최대한 얇게 디자인되는 것이 바람직하다. 그 이유를 살펴 보자.
부하의 임피던스 측정은 인가한 전압과 부하를 흐르는 전류의 값으로 알 수 있다. 이는 오옴의 법칙(R=V/I)를 이용하여 쉽게 계산 된다. 인가한 전압은 알고 있기 때문에 흐르는 전류만 알면 될 것이다. 이를 회로도로 보면 아래와 같다.
그런데, 실제 위 회로를 물리적으로 구현하게 되면 Source로부터 부하 R까지 물리적인 도체 거리에 의해서 기생 저항 성부분(아래 그림의 Rw1, Rw2)이 발생한다.
결과적으로 측정된 저항 값은 순수한 부하 R 값이 아닌 R + Rw1 + Rw2 값이 된다. 이를 보정하려면 인가된 전압을 사용하면 안되고 R에서 전압을 새로 측정해야 정확한 R 값을 구할 수 있다. 이를 표현한 것이 아래 회로도 이다.
그런데, 전압 측정 장치는 Source와 같이 있게 되므로 실제로는 아래처럼 된다.
전류는 Rw1을 통과한 후 대부분 R로 흐를는 것이 바람직하다 이를 위해서는 Rw3가 매우 큰 것이 좋다. 마찬가지로 Rw4도 매우 큰 것이 좋다. 그래야 전류는 대부분 R로 흐르게 된다. 결과적으로 실제 부하로 흐르는 전류의 정밀도가 높아진다. 결과적으로 Rw3와 Rw4가 매우커야 R에 걸리는 전압값의 정밀도가 올라가게 된다.
즉, 센스 라인인 Rw3와 Rw4는 클수록 좋으므로 라인의 패턴 폭은 얇을수록 좋다.
- Verigy에서 만든 Fundamentals of DC Testing에서 발췌 요약
'원 포인트 레슨' 카테고리의 다른 글
FPGA IBIS 추출 (0) | 2014.07.01 |
---|---|
DDR 메모리 채널에 대한 decoupling capacitor 계산 (0) | 2014.04.04 |
시뮬레이션과 측정 (0) | 2014.03.25 |
Nelco N4000-13 대역폭 검토 예 (0) | 2014.03.17 |
PDN 경로와 전압 강하 문제 해결을 위한 원인 분석 접근법 하나 (0) | 2014.03.16 |