SMA interface design
원 포인트 레슨 2011. 11. 16. 10:20
PCB design에서 SMA connector 선택 및 배치 와 라우팅의 중요성에 대해서 이야기 하겠다. 지금 소개되는 이야기는 Xilinx에서 Virtex-II Pro MGTs에 SMA Connector를 interfacing하면서겪은 이야기 이다.
처음에 아무 생각 없이 IMC 타입의 SMA(Sub Miniature version A)컨넥터를 Top 면에 배치하였다. SMA 컨넥터를 통하여 다른 컨넥터로 loop back 시켜서 UART 테스트를 실시해 보았다. 테스트는 65K의 패킷을 보내어 byte error가 몇 번 발생했는지를 체크하는 것이다. 첫번째 테스트에서 136개 두번째 테스트에서 306개의 에러가 발견되었다. 이것은 -5 speed의 제품으로 2.0 Gbps로 테스트가 되었다. -6 grade 제품으로 3.125 Gbps로 테스트를 했을 때는 첫번째는 5,527개 두번째는 8,270개의 에러가 발생했다. SMA 컨넥터를 거치지 않고 PCB에서 trace자체로 loop back된 경우에는 에러가 발생하지 않았다.
TDR Meter로 측정한 결과 SMA connector 부분에서 큰 impedance discontinuity(40 ohm)가 발생하였다. stub의 영향을 의심하여 컨넥터의 through-hole stub을 보드 뒷면에서 자른 후 테스트(3.125 Gbps)를 실시한 결과 첫번째 테스트에서 168개 두번째 테스트에서 273개로 에러가 20배 이상 감소함을 보였다. 뒷면 컨넥터 부위를 갈아서 완전히 평탄하게 했을 때는 에러가 115개 에서 134개로 줄었다. 그러나 여기서 생각할 수 있는 것이 FPGA도 top 면에 있고 connector도 top면에 있고 trace도 top면에 있으므로 board 두께만큼의 stub이 여전히 존재함을 알 수 있다. 따라서 connector를 뒷면으로 옮기고 테스트한 결과 에러가 발생하지 않았다.
컨넥터는 편의상 위에 두기를 원했으므로 보드를 revision하여 trace를 botttom면으로 보내서 through-hole 자체가 transmission line의 일부가 되게 하였다. 그 결과 컨넥터 부위에서의 impedance discontinuity가 25 ohm으로 줄어들었다.
결론적으로 high speed를 위한 SMA connector는 SMC 타입으로 하는 것이 좋고 배치 및 라우팅 레이어도 신중이 고려를 하여야 한다.
예전에 읽은 Xilinx 문서 어딘가에서 읽은 내용이며 본인이 직접 경험한 내용이기도 함. - 김선환
'원 포인트 레슨' 카테고리의 다른 글
Via 효과 줄이기 (0) | 2011.11.17 |
---|---|
Bypass Capacitor의 위치 (0) | 2011.11.17 |
Squeeze layer stack (0) | 2011.11.16 |
Backplane Design (0) | 2011.11.16 |
Nickel plated traces(트레이스에 니켈 도금할 경우) (0) | 2011.11.15 |