PCBInside

<구글링으로 찾은 그림>

커넥터 및 트래이스 구조는 실제(DUT)와 동일하게하고 T 길이는 SOL의 2배로 한다. 제대로 디자인하지 않으면 만들지 아니한 것 만 못한 결과가 나올 수 있다.

IBIS5 시뮬레이션

[Composite Current] 테이블 데이터와 [ISSO PD], [ISSO PU] 테이블 데이터가 IBIS 5.0에 추가되었다. 현재 위 2가지 추가된 부분을 완벽히 지원하는 시뮬레이터와 부부적으로 지원하는 시뮬레이터가 공존하고 있다. 시뮬레이터의 성능을 확인하기 위해서 IBIS 5.0 DDR3 모델이 개발되었고 시뮬레이션 툴을 SPICE 모델 결과와 비교하는데 사용하였다.

[Composite Current]

버퍼의 전원 기준 단자에서 상승 혹은 하강 에지 전류 파형의 모양을 기술한다.

pre-driver 전류 I-t 데이터를 추가한다.

여기서,

I_byp bypass 전류

I_pre pre-driver 전류

I_cb Crow-bar 전류

I_term termination 전류 (옵션)

L_VDDQ I/O 파워의 on-die 인덕턴스

R_VDDQ I/O 파워의 on-die 레지스턴스

L_GND 그라운드의 on-die 인덕턴스

R_GND 그라운드의 on-die 레지스턴스

C_p+b bypass +기생 커패시턴스

ESR on-die 커패시터의 등가 직렬 레지스턴스

ESL on-die 커패시터의 등가 직렬 인덕턴스

[Composite Current] 데이터

부하 = 50ohm to [Pullup Reference]

부하 = 50ohm to [Pulldown Reference]

부하 = 1 Gohm to [Pulldown Reference] (무부하)

[Composite Current] 관찰 결과

pre-driver 전류 시간와 correlate를 위해 V-t 커브의 시작에 충분한 ‘dead time’이 추가되어야 한다.

• 이것은 모델 스위칭 레이트(오버 클러킹)을 제한한다.

• 예제 모델은 DDR3-1066 이었으나, 이제 DDR3-800이다.

[composite Current]는 [Pullup Reference] 공급 전류만을 포함한다.

• 알고리즘은 [Pulldown Reference] 전류가 [Pullup Reference] 전류와 같다고만 가정할 수 있다.

• 이것이 유효한가?

[ISSO PU]와 [ISSO PD]

데이터는 pullup/pulldown 기준 노드에서 전압의 함수로써 버퍼의 pullup/pulldown 구조의 유효 전류를 정의한다. 드라이버 전류(I_DS vs. V_GS)에 대한 게이트 모듈레이션 효과 모델링을 추가한다.

[ISSO PD] 데이터

[ISSO PU] 데이터

IBISCHK5에서 [ISSO PU]와 [ISSO PD] 데이터

IBISCHK5는 Isso_pd(0) = Ipd(VCC)와 Isso_pu(0) = Ipu(VCC)를 체크한다.

• Typ에서 Pulldown은 0.42%가 다르고, Pullup은 0.12%가 다르다.

• IBISCHK5는 WARNNING을 제시한다. 너무 센시티브한가?

  WARNING - Model DQ_34_1066: Minimum ISSO_PD current ( 0.031A) at 0V does not match Pulldown current ( 0.031A) at reference ( 1.425V)

IBISCHK5는 Isso_pd(VCC) = 0와 Isso_pu(VCC) = 0을 체크한다.

• X nA의 값이 WARNNING을 발생시켜야 하는가?

  WARNING - Model DQ_34_1066: Minimum ISSO_PD current (-0.000A) at Pullup reference ( 1.425V) - table value ( 1.425V) is non-zero

• 경고 메시지에서 리포트된 숫자의 자릿수가 문제를 지적하기에 충분하지 않다.

[ISSO PU]와 [ISSO PD] 데이터 사용하기

Ksso_pu와 Ksso_pd 데이터로부터 모듈레이션 계수를 계산할 수 있다.

• VCC에서 50mV drop에 대한 Ksso_pu 값은?

  Ksso_pu(Vtable_pu) = Isso_pu(Vtable_pu)/Isso_pu(0)

  Ksso_pu(50mV) = Isso_pu(50mV)/Isso_pu(0)

  Ksso_pu = -28.1067mA/-30.16485mA = 0.9318

• VSS에서 50mV rise에 대한 Ksso_pd 값은?

  Ksso_pd(Vtable_pd) = Isso_pd(Vtable_pd)/Isso_pd(0)

  Ksso_pd(50mV) = Isso_pd(50mV)/Isso_pd(0)

  Ksso_pd = 34.83905mA/37.13536mA = 0.9382

• 이 예에서, 공급 전압에서 50mV drop은 K scale factor에서 ~7% 감소로 변환된다.

시뮬레이션 결과(툴 A와 B 비교)

시뮬레이션 셋업

• 최소 UI 1.25ns의 PRBS 패턴

• Typical 케이스 만

• on-die 디커플링 커패시턴스 포함

  적절하게 IBIS에 포함시킬 방법이 없어서 Series 모델로 die가 아닌 pin에 부착

• 시뮬레이션 1: 패키지 모델 없이 DQ1 만

  [Composite Current]를 SPICE와 직접 비교

• 시뮬레이션 2: Rpkg = 5 ohm으로 DQ1 만

  [ISSO PU]와 [ISSO PD] 전류 스케일링 테스트

• 시뮬레이션 3: 8 포트 SPICE 커플된 패키지 모델을 가지고 DQ1 + DQ2

  실제 패키지 RLCs를 적용하면 어떻게 되나?

• 시뮬레이션 4: 다른 PRBS를 가지고 SPICE 패키지 모델을 가진 DQ1 +DQ2

  하나 이상의 버퍼(실제 SSO 조건)에서 어떻게 되나?

시뮬레이션 1, 툴 A

위에서 BIRD95는 IBIS 5.0의 [Composite Current]이다.

VSSQ 전류는 향상되고 VCCQ 전류는 잘 매치된다.

시뮬레이션 1, 툴 B

VSSQ 전류는 툴 A보다 향상되고 VCCQ 전류는 잘 매치된다.

시뮬레이션 1, 툴 A, 1.25ns UI

빨간 동그라미 부분에서 [Composite Current]가 짤린다.

시뮬레이션 1, 툴 B, 1.25ns UI

빨간 동그라미 부분에서 [Composite Current]가 짤리지 않는다.

시뮬레이션 2, 툴 A

위에서 BIRD95는 IBIS 5.0의 [Composite Current]이고, BIRD98의 [ISSO PU]와 [ISSO PD] 이다.

[ISSO Px] 단독으로는 매치가 잘 안된다. [ISSO Px]는 [Composite Current] 결과를 항샹시킨다. SPICE 매칭 결과는 괜찮다.

시뮬레이션 2, 툴 B

[ISSO Px] 단독으로는 매치가 잘 안된다. [ISSO Px]는 [Composite Current] 결과를 항샹시킨다. SPICE 매칭 결과는 괜찮다.

시뮬레이션 3, 툴 A

[Composite Current]와 [Composite Current] + [ISSO Px] 결과가 SPICE에 더 잘 매치된다. SPICE는 IBIS에는 보이지 않는 delay가 보인다.

시뮬레이션 3, 툴 B

[Composite Current]와 [Composite Current] + [ISSO Px] 결과가 SPICE에 더 잘 매치된다. SPICE는 IBIS에는 보이지 않는 delay가 약간 보인다.

시뮬레이션 4, 툴 A

[Composite Current]와 [Composite Current] + [ISSO Px] 결과가 SPICE에 더 잘 매치된다. 시뮬레이션의 복잡성 때문에 결과가 향상되지 않는다.

시뮬레이션 4, 툴 B

[Composite Current]와 [Composite Current] + [ISSO Px] 결과가 SPICE에 더 잘 매치된다. 시뮬레이션의 복잡성 때문에 결과가 향상되지 않는다.

결론

• [Composite Current]의 구현은 전원 공급 전류 시뮬레이션 정확도를 대폭 향상시킨다.

• [ISSO Px]의 구현은 [Composite Current] 단독의 정확도를 향상 시킨다.

• [Composite Current] 없는 [ISSO Px]는 이번 테스트에서 결과 향상이 없었다.

• 패키지 기생 성분을 포함한 SPICE 시뮬레이션에 더 잘 매치시키는 데 알고리즘은 심화된 향상을 사용한다.

• IBISCHK5는 [ISSO Px]를 체크하는데 너무 민감한 것 같다.

- European IBIS Summit, 2011, BIRD95 and BIRD98 Simulations 자료에서 발췌

1. Smith123을 실행시키면 아래와 같은 화면이 나타난다.

2. 먼저 매칭을 시키기를 원하는 데이터 포인트를 입력한다. 데이터 포인트는 마우스 아이콘이나 키보드 아이콘을 클릭해서 입력할 수 있다.여기서는 마우스 아이콘을 클릭한다.

3. 마우스 아이콘을 클릭하면 커서가 자동으로 스미스차트의 중앙으로 이동한다. 이제 커서을 원하는 좌표 위치로 이동 시킨다음 클릭한다(여기서는 대략 60+j70 정도 위치에서 클릭한다).

4. 방금 입력한 데이터 포인트가 어떤 주파수에서 동작할지를 설정하는 서브 윈도우가 나타난다. 거기서 매칭을 원하는 동작 주파수를 입력한다. 여기서는 500MHz로 가정한다.

5. 데이터 포인트 입력이 끝나면, 스미스차트에 데이터 포인트가 표시된다. 동시에 우측 로그 창에도 데이터포인트(DP1)의 좌표정보와 동작 주파수가 표시된다.

6. 로그 창에서 DP1을 클릭하면 해당 데이터 포인트의 정보가 나타난다.

OK나 Cancle을 클릭해서 다이얼로그를 닫는다. 이후 추가되는 데이터 포인트는 로그 창에서 클릭해서 해당 포인트의 정보를 위처럼 볼 수 있다.

7. 이제, DP1(ZL)을 Zs(50ohm)에 매칭시키기 위한 회로를 구성해 보자. 먼저 스미스차트에서 데이터 포인트(1로 표시되는 점)를 클락한다.

데이터포인트가 녹색으로 바뀌면서 상단 툴바의 Series와 Shunt 부품 버튼이 활성화 된다.

8. 상단 툴바에서 Shunt 항목 중 C 버튼을 클릭한다.

스미스차트 상에서 Shunt C로 인해서 데이터 포인트가 이동할 수 있는 궤적이 녹색으로 표시된다. 

9. 궤적을 따라 마우스를 이동시키다 원하는 포인트에서 클릭한다. 여기서는 Z차트 50인 원과 만나는 위치에서 클릭을 한다.

Shunt C가 추가됨으로 해서 DP1은 DP2로 이동하게 된다. 추가된 C 값은 회로도를 보면 나온다.

10. 이번에는 상단 툴바에서 Series 항목중 L 버튼을 클릭한다.

스미스차트 상에서 Series L로 인해서 데이터 포인트가 이동할 수 있는 궤적이 녹색으로 표시된다. 궤적을 따라 마우스를 이동시키다 원하는 포인트에서 클릭한다. 여기서는 차트 중심 위치에서 클릭한다.

11. Shunt C(5.75pF)와 Series L(21.7nH)를 추가하므로써 57.34 + j70.22 에 위치하던 데이터 포인트를 500MHz에서 50으로 이동시켰다. 즉 DP1과 50ohm 임피던스 사이에 Shunt C(5.75pF)와 Series L(21.7nH)로 구성된 회로를 추가하므로서 두 데이터 포인트를 매칭시켰다.

12. DP을을 50ohm 위치로 이동시키는 방법은 다양할 수 있는데, Shunt L과 Sereis C로 만들 수도 있다. 아래는 그렇게 구성한 것이다.