SI/PI for the high speed memory module

예전에는 system의 BW가 memory의 B/W보다 컸다. 그러나 2003년부터 memory의 B/W가 system 보다 커지기 시작해서 현재는 1.5배에 이른다. 이것은 메모리 시스템에서 dual channel 구조(128bit)를 채택했기 때문이다. 향후에는 더 넓은 B/W를 확보하기 위해서 quad channel 구조로 갈 것이다. BW가 넓어지려면 기본 주파수가 올라가야 되고 이것은 필연적으로 SI와 PI 이슈를 가져온다. 또한 공급 전원은 점점 낮아지는데 이것은 PI 이슈를 가져온다. 이런 이슈들을 다루는 과정에서 target spec이 정해지게 된다.

고속 인터페이스에서 어떻게 정확하게 SI와 PI를 분석할까? 첫째로, worst case condition을 고려한다. 둘째로, 여러 가지 방법(time domain, frequency domain)을 사용하여 분석한다. 셋째로, via, socket, package등 정교한 모델링을 이용한다.

패키지 모델링의 경우 기존에는 lumped RLC 모델을 사용하여 왔다. 이 경우 mutual effects를 고려하기 힘들고, loss를 반영하기 힘들다. 이때, s-parameter 모델을 사용하면 쉽게 이를 해결 할 수 있다. S-parameter 모델을 사용하면, BW를 체크하기 쉽고, 주파수 dependent한 파라미터들이 반영 되어 있어서 좋다. 반면에, passivity violation이나 causality violation을 유발할 가능성이 있고 transition simulation을 할 때는 시간이 오래 걸린다는 단점이 있다.

SI는 크게 jitter와 voltage swing으로 판단을 한다. 이때 jitter는 PVT, Dj/Rj, Vox, Output impedance control등 TX의 특성과, X-talk, ISI 에 의해서 유발된다. 그리고 충분한 voltage swing을 확보하기 위해서는 인터페이스에서 Ron/Rtt을 최적화 해야 한다.

 PI는 전원을 어떻게 static하게 하느냐의 문제인데, 결국 디자이너가 할 수 있는 일은 PDN (Power Distribution Network)의 impedance를 낮추어주는 것 밖에 없다. 이를 위해서 On/Off-chip decoupling capacitor를 추가하는 것과, mutual inductance를 최소화 해주는 것이다. Decoupling cap의 선정은 매우 중요한 작업 중에 하나인데, 적절치 못한 capacitor의 선정은 효율을 떨어뜨린다. 예로, 예전에 220n + 22n의 조합을 사용하였으나, 100n 단일 값으로 사용하는 것이 효과적이어서 바꾼 사례가 있으며, 경우에 따라 100n 혹은 10n를 사용하는 것보다 중간 값 정도인 47n를 사용하는 것이 효과적인 경우가 있다.