'적층'에 해당되는 글 4건

  1. 2018.08.26 X-Section Figure
  2. 2018.08.11 Stack-up Export & Import
  3. 2011.11.16 Squeeze layer stack
  4. 2011.07.19 PCB > Layer Stack-Up 1

X-Section Figure

도구/SKILL 2018. 8. 26. 22:00

반드시 필요한 옵션은 아닌데, 가끔 이 기능을 원하는 사람들이 있는 것 같아 만들어 보았다.

Stack-Up의 적층 정보(자재, 두께, 레이어 이름 등)를 그림으로 그려주는 기능이다.



xsection_figure.zip

(파일 내 패스워드 포함)


'도구 > SKILL' 카테고리의 다른 글

Stack-up Export & Import  (0) 2018.08.11
Add Films  (1) 2018.07.30
Taper Line  (0) 2018.07.14
DUT footprint 자동 생성기  (0) 2018.07.08
Mirror Symbols  (0) 2018.07.04
:

Stack-up Export & Import

도구/SKILL 2018. 8. 11. 22:00

임피던스 제어를 위해 보드 제작 전 미리 적층 정보를 PCB 제작 업체로 보낼 때,

알레그로 데이터베이스 내의 적층 정보를 스프레드시트로 출력해 주는 기능을 이용하면 쉽게 적층 정보용 엑셀 파일을 만들 수 있다.

반대로 업체에서 수정되어 보내온 적층 정보 엑셀 파일에서 간단한 조작으로 CSV 파일을 만들고, 그것을 알레그로 보드로 불러와 업데이트 할 수 있다.



stackup_inout.ilinit

(패스워드 필요)

'도구 > SKILL' 카테고리의 다른 글

X-Section Figure  (0) 2018.08.26
Add Films  (1) 2018.07.30
Taper Line  (0) 2018.07.14
DUT footprint 자동 생성기  (0) 2018.07.08
Mirror Symbols  (0) 2018.07.04
:

Squeeze layer stack

원 포인트 레슨 2011. 11. 16. 10:13
 예전에는 backplane에 대해서 걱정을 하지 않았다. 제조 가능한 범위 내에서 어떻게 만들든 문제될 것이 없었다. 그러나 이제 working speed가 1GHz가 넘어가면서 걱정이 되기 시작했다. backpalne의 두께가 performance에 영향을 줄 정도가 되었기 때문이다.
 
아래 그림은 전형적인 6mm 정도의 두께를 가진 유전율 4.3의 thorugh-hole(press fit) backplane via의 S21 transmission coefficient를 보여준다. 이 그림은 layer-1에서 바로 인근 layer로 signal이 진행하는 가장 worst 한 경우를 보여준다(via body의 bulk나 dangling 등은 그대로 둔다고 가정한다).

 빨간 점선은 via가 단지 capacitance(2.4pF)만 갖고 있다고 가정하여 lumped-element로 모델링했을 경우이다. 그러나 실제 performance는 빨간 실선처럼 나쁘게 나왔다. current의 path는 via 자체를 지나면서 solid plane에 displacement current가 흐른다 그리고 마침내 via impedance가 측정되는 부근을 지나게 된다. 회로적으로는 capacitor에 inductor가 직렬고 연결된 것 처럼 보이게된다. 따라서 F = 1/(2*pie*sqrt(LC))의 주파수에서 공명이 발생한다(대략 5.5GHz 부근). 이 부근에서 신호는 왜곡이 되게 된다. 심지어 공명주파수보다 훨씬 아래인 2GHz 부근에서도 2.5dB의 via attenuation이 발생한 것을 볼 수 있다.

 녹색 실선은 backplane을 좋은 재질(TLE-95, e = 2.95)로 바꾸었알 때를 보여준다. 이 재질은 유전율을 2.95/4.3 만큼 나주어 주는 효과가 있다. 낮아진 유전율은 via의 parasitic capacitance를 같은 비율로 낮추어 준다. 거기다 아래 그림처럼 원래것에 비해서 보드의 두께를 30%가량 낮출 수 있다. 따라서 via의 길이도 작아져서 parastic inductance를 줄인다.

 via를 줄이는 또 하나의 방법은 backdrilling 혹은 blind 나 buried via를 조합해서 사용하는 것이다.
 
High Speed Dignal Design online newsletter Vol.7 Issue 04 에서 요약  - 김선환 -



 

'원 포인트 레슨' 카테고리의 다른 글

Bypass Capacitor의 위치  (0) 2011.11.17
SMA interface design  (0) 2011.11.16
Backplane Design  (0) 2011.11.16
Nickel plated traces(트레이스에 니켈 도금할 경우)  (0) 2011.11.15
거친 표면 효과  (0) 2011.11.15
:

PCB > Layer Stack-Up

PCB INSIDE/PCB 2011. 7. 19. 14:17

Stackup (적층구조)

 

PCB 디자인에서 적중 구조는 매우 중요한데 그 이유는 EMI에 영향을 주는 루프와 관련이 있고 신호선의 임피던스에 영향을 주기 때문이다. 적층구조란 신호선과 파워 판 혹은 그라운드판을 어떻게 쌓아서 PCB를 구성할 것인가를 결정 짓는 것이다. 파워판 혹은 그라운드판으로 사용되는 레이어(layer)는 신호의 리턴 경로를 제공해 주기 때문에 신호선으로 사용되는 레이어만큼 중요하다.

리턴 경로로 사용되는 레이어를 판(plane)으로 만드는 이유는 최적화된 리턴 경로와 균일함 임피던스를 제공하기 위함으로, 선으로는 구현이 매우 힘들다. 주의 해야 할 것은 신호선 밑에(혹은 위에) 있는 레퍼런스 판이 항상 연속적이어야 한다는 것이다. 아래는 PCB에서 구현되는 대표적인 적층구조 3 가지를 표시 했다. 첫 번째는 마이크로스트립(microstrip; MS), 그 다음은 스트립라인(stripline; SL), 마지막으로 듀얼스트립라인 이다.


마이크로 스트립은 공기와 접해 있어서 effective 유전률이 절연체의 유전률보다 작다. 따라서 같은 절연체를 가지고 PCB를 구성할 때, 스트립라인 보다 신호 전달이 빠르다. 레퍼런스 레이어는 일반적으로 그라운드를 사용하지만 반드시 그럴 필요는 없다. 설계 단계부터 파워를 레퍼런스로 디자인했다면 레퍼런스 레어어를 파워로 해도 된다. 그럴 경우에는 PCB 디자이너와 회로 디자이너가 반드시 서로 소통해야만 한다.

스트립라인은 위 아래로 레퍼런스 레이어가 2개 있는 경우이다. 이 경우에는 레퍼런스를 둘 다 그라운드나 파워로 사용할 수도 있고 파워와 그라운드를 섞어서 사용할 수도 있다. 어느 경우든지 그 상태를 그대로 유지해야지 중간에 섞이거나 바꾸어서는 안 된다. PCB 디자인을 할 때 한 쪽 레퍼런스는 연속인데 다른 한 쪽이 불연속인 경우를 종종 보게 되는데, 결코 바람직한 디자인은 아니다. 스트립라인의 임피던스는 두 개의 레퍼런스가 모두 연속이라는 가정하에서 균일한 값을 갖는다. 여기서도 레퍼런스의 결정은 설계 단계에서 결정되어야 할 사항으로 PCB 디자이너 임의로 결정을 하면 안 된다. 반대로 회로 디자이너도 결정을 신중히 해야 하고 결정된 사항을 반드시 PCB 디자이너와 공유해야 한다.

많은 PCB 디자이너들이 간과해서 실수를 많이 하는 부분이 듀얼스트립라인 구조이다. 이 구조에서, 위쪽에 있는 신호선의 임피던스는 거의 위쪽 레퍼런스에 의해서 결정된다. 즉 위쪽 신호 레이어의 리턴 경로는 위쪽 레퍼런스 레이어라는 것이다. 같은 식으로 아래쪽 신호 레이어의 임피던스는 아래쪽 레퍼런스 레이어에 의해 결정이 된다. 따라서 두 신호선의 리턴 경로가 분명히 다르다. 따라서 한 쪽 레퍼런스에 불연속이 발생할 경우 싱글 스트립라인보다 훨씬 더 치명적이 될 수 있다.

좋은 적층구조는 신호선에 연속된 리턴 경로를 적절히 제공해 줄 수 있도록 레이어를 쌓아 놓은 구조이다. 비아(via)를 통해서 신호레이어가 바뀌어도 레퍼런스는 유지되어야 한다.



'PCB INSIDE > PCB' 카테고리의 다른 글

PCB > DFM  (0) 2011.07.19
PCB > DFA  (0) 2011.07.19
PCB > Routing  (0) 2011.07.19
: