PCBInside

 transmission line은 일반적으로 T model로 표현이 된다. T model은 그냥 impedance 값과 delay만 주면 되는 형식을 취한다. 그런데 경우에 따라서 transmission line을 L과 C의 조합 회로로 표현 할 수 있는데, 이 때 몇 개의 섹션으로 구성을 해야 T model과 동일한 결과를 얻을 수 있을까? time delay(TD)가 1 ns이고 impdedance가 50 ohm인 전송선을 생각해 보자.

      total capacitance      = TD/Zo = 1n/50 = 20pF

      total loop inductance = TD*Zo = 1n*50 = 50nH

 라인 전체의 capacitance 성분은 20pF이고 inductnace 성분은 50nH이다. 이것을 그냥 하나의 lumped 회로로 구성을 하면 실측 결과 거의 125MHz 정도 까지만 T model과 일치하고 그 이상의 주파수에서는 다른 결과를 보여준다. 2개의 섹션으로 만들어서 실험을 해본 결과 250MHz까지 일치를 했고, 16개의 섹션으로 만들어서 실험을 해본 결과 2GHz까지 일치를 했다. 이것으로 부터 공식을 유출해 낼 수 있는데, 공식은 결국 주파수 그리고 전송선의 길와 관계된 것이므로 먼저 전송선과 주파수의 관계를 살펴보는 것이 좋다.

 전송선의 길이가 TD라고 하면, TD가 half wave인 주파수와 그 배수의 주파수는 impedance에 있어서 resonance peak를 보여준다.

      resonance freqeuncy = m * (Fo/2) = m * (1/2TD)

여기서,

      m은 peak의 숫자이며 동시에 전송선 안에 존재하는 half wave의 갯수이다.

      TD는 전송선 라인의 time delay이고

      fo는 전송선 안에 하나의 wave가 딱 맞는 주파수 이다.

 처음 예를 다시 보면, Fres = 1 * (1/(2*1)) = 0.5 GHz. 즉 첫번째 공진 주파수가 0.5GHz이다. 다시 위 실험결과에서 n-section으로 모델링된 전송선의 유효한 bandwidth를 식으로 만들면

      BW = (n/4)*(Fo/2) => 대략 = n * (Fo/10)

      n = 10 * BW / Fo = 10 * BW * TD

 위 식으로부터 얻을 수 있는 결론은 LC 섹션을 10개로 하면 bandwidth는 1/TD이 된다는 것이다. 즉 신호의 1/10 wavelength당 1개의 LC 섹션이 있어야 한다는 것이다. 다시 처음 예제로 돌아가서 TD = 1ns인데 5GHz의 bandwidth를 얻고 싶으면 적어도

      n = 10 * 5G * 1n = 50 section 이 필요하다.

 또 위식에서 알 수 있는 것은 하나의 섹션의 bandwidth는

      BW = 0.1/TD 가 된다.

위 예라면 TD = 1ns 이면 1개의 section의 bandwidth는 0.1/1n = 100MHz이다.

이제 신호의 rise time(RT)과 연계해서 생각해보자. 신호의 bandwidth는 0.35/RT인데, 전송선 모델의 bandwidth가 신호의 bandwidth보다 커야 하므로

  BW model > BW sig

  n * (1/(10TD)) > 0.35/RT

  n > 3.5 * (TD/RT)

만약에 rise time이 0.5 ns이고 time delay가 1 ns이면, n > 3.5 * 1/0.5 = 7 section이 된다. 여기서 또하나 알 수 있는 것은 진행하는 신호의 leading edge에 있는 spatial extent 동안에 적어도 3.5개의 LC section이 있어야 한다는 것이다.