'return'에 해당되는 글 2건

  1. 2012.09.23 Return Path! Return Path! Return Path!
  2. 2011.11.16 Backplane Design

Return Path! Return Path! Return Path!

원 포인트 레슨 2012. 9. 23. 09:41

 며칠 전 어떤 PCB 디자인의 SI를 검토하다가 발견한 문제인데, 아직도 많은 PCB 디자이너 및 HW 엔지니어가 리턴 경로에 대한 인식이 부족한 것 같아, 오늘은 그것에 대해서 다시 그 문제를 상기 시켜 본다.

SI가 중요한 보드들은 대개 싱글 스트립라인으로 디자인되는 경우가 많다(아마도 듀얼 스트립의 크로스톡 문제를 최소화 시킬 목적으로 그렇게 할 것이다. 그것이  얼마나 효과적인지 오늘은 따지지 말자). 이 때, 신호를 감싸는 판(plane)을 대부분 그라운드 판으로 만든다. 이것이 너무도 머리 속에 잡리잡고 있어서 그런 걸까. 그라운드가 아닌 다른 판으로 감싸야 하는 경우가 있는데도 불구하고 그라운드로 감싸는 경우를 보았기 때문에 하는 말이다.


 우리가 사용하는 디바이스들은 크게 모스(MOS) 계열과 바이폴라(Bipolar) 계열이 있다. 요즘 대부분의 디지털 디바이스는 MOS를 사용하지만 고속 신호가 필요한 경우 Bipolar를 사용한다(Bipolar의 스위칭 속도가 MOS보다 빠르다). MOS 디바이스에서는  전원을 VDD(positive), VSS(negative)로 표현을 한다. 그리고 MOS 디바이스에서 나오는 신호들은 대부분 암묵적으로 VSS를 reference로 정해 놓고 쓰고 있기 때문에 신호 선을 감싸는 판을 VSS에 연결하게 된다(VDD는 전원 종류가 달라질 수 있기 때문에 reference로 잘 사용하지 않는다). VSS는 전원의 레퍼런스인 ground에 연결이 되기 때문에 VSS를 ground라고도 부른다.

bipolar 디바이스의 경우 전원을 VCC(positive), VEE(negative)로 표현을 한다. 여기서 VEE는 ground보다 낮은 전원이 인가되는 경우가 많다. 따라서 VEE 전원은 ground될 수 없다(경우에 따라서 VEE를 ground로 묶어 사용하는 경우도 있지만).  그럼 바이폴라 디바이스에서 나오는 신호의 레퍼런스는 어떤 판을 레퍼런스로 사용해야 할까?  가장 좋은 정답은 VEE나 VCC를 레퍼런스로 사용하는 것이다.  다음 3가지 경우를 살펴 보자.

 

그림1. 가정 일반적인 경우(VSS를 레퍼런스로 사용)

 

그림2. VDD를 레퍼런스로 사용하는 경우

그림3. 바이폴라 디바이스에서 VSS를 레퍼런스로 사용하는 경우 

그림4. 바이폴라 디바이스에서 VEE와 VSS가 상관 관계가 없는 경우


위 그림 1은 가장 쉽게 볼 수 있는 일반적인 경우이다. MOS 디바이스에서 VSS를 레퍼런스로 해서 신호를 보낼 때이다. 이 경우 신호는 깨끗하게 잘 전달이 된다. 그림 2는 사실상 그림 1와 동일한 성능 특성을 보인다. 레퍼런스로 VSS 대신 VDD를 사용했을 뿐이다. 실제의 경우 VDD핀보다 VSS핀이 더 많고 최적화 되어 있을 수 있지만, 일단 다른 조건이 동일하다는 가정하에 VDD 레퍼런스는 VSS 레퍼런스와 동일한 성능을 보장한다.

그림 3은 bipolar 디바이스에서 나온 신호가 VEE가 아닌 VSS를 레퍼런스로 해서 라우팅 된 경우이다. 이 경우 신호가 처음 진행을 시작할 때 큰 인덕턴스 성분을 보게된다. 즉 신호의 품질에 영향을 준다.

그림 4가 그림 3과 다른 점은 VEE판과 VSS 판 사이에 상관 관계(경로)가 없다는 점이다. 그림 3의 경우 VEE와 VSS 판이 서로 겹쳐 있다(그 사이에 다른 판이 끼어 있을 경우 선능에 영향을 주지만 어쟀든 경로를 갖게 된다). 그림 4의 경우 신호는 목적지로 전달될 가능성을 거의 잃게 된다. 대부분의 신호 성분은 신호를 보낸 자신 쪽으로 되돌려 진다.

다음 파형은 위 3가지 경우의 임피던스 특성을 보여준다.

녹색은 그림 1, 2에 해당하는 경우로 임피던스가 균일한 것을 볼 수 있다. 파란색은 그림 3에 해당하는 경우로 처음에 VEE에서 VSS로의 리턴 경로에서 큰 인덕턴스 증가를 경험하게 된다. 두 판사이의 거리가 멀수록 신호 왜곡은 더 커진다. 빨간색은 그림 4에 해당하는 경우로 신호는 전파를 시작하자마자 매우 큰 임피던스를 경험하며 신호를 다시 반사시키게 된다.

아래 파형은 출력단쪽에서 본 전달된 신호이다.

일반적인 경우(그림 1, 2)는 깨긋한 파형이 목적지에 전달 된다(녹색). 반면 부적절한 레퍼런스를 사용했을 경우(그림 3) 파형에 노이즈가 관찰된다(파란색). 그리고 그 때 VEE-VSS의 관계에 따라서 노이즈의 강도는 약해질 수도 혹은 강해질 수도 있다. 마지막으로 리턴 경로가 없다시피한 경우(그림 4)에는 신호가 제대로 전달되지 않는 것을 알 수 있다(빨간색).

레퍼런스는 무조건 Ground가 아니라, 상황에 따라서 적절히 선택되어야 한다!!!






:

Backplane Design

원 포인트 레슨 2011. 11. 16. 10:01
Question : 
 저는 수년동안 high-speed-board design을 하다가 이제는 telecom bussiness 때문에  backplane design을 합니다. 사용되는 파워는 -48V와 -48V return 인데, backplane의 모든 line card에 사용이 됩니다. 각 line card는 isolating dc/dc converter가 있어서 -48V를 5V와 3V로 변환하여 사용합니다. line card 사에에는 많은 1.25-Gbps의 differential signal pairs가 backplane을 지나 갑니다.
1. -48V와 -48V return supplies를 위해서 backplane에 power plane을 할당할 필요가 있을까요?
2. differential stipline이 -48V/-48 RETURN plane을 reference하게 할 수 있나요?
3. 만약 2번을 하게 한다면, -48V supply의 noise는 어떻게 다루어야 하나요?
4. edge-coupled 가 broadside-coupled 보다 좋은 이유는 무엇인가요?
 
Answer :
dc/dc converter가 "isolated"라면, -48V/-48 RETURN 와 5V, 3V, 그리고 gournd 사이에는 어떠한 DC 관계도 없음을 의미합니다. 이런 경우라면 -48V/-48 RETURN 를 위해서 solid plane이 필요하지는 않습니다. dc voltage drop이 너무 생기지 않는 범위내에서 그냥 굵은 trace로 충분합니다. 경우에 따라서는 2-oz 를 사용할 수도 있습니다. 이렇게 하는 것이 layout의 space를 적게 차지하는 것입니다. 큰 전류를 흘려야 한다면 metal bus bars를 사용해서 motherboard에 bolt를 체결할 수 있습니다. 그리고 케이블을 직접 bus bars에 연결하면 됩니다.
 motherboard 안에서 많은 solid plane이 chassis ground와 연결됩니다. 이 레이어를 chassis_A라고 부르면, 이 plane는 routing layers를 분리하게됩니다. 따라서 모든 traces는 chassis ground를 reference하게 됩니다. motherboard의 양 바깥쪽에는 solid chassis_A plane을 둡니다. 그리고 이 plane의 가장자리에 strip을 노출시켜서 product chassis와 연결시킵니다. chassis_A plane은 virtual sea of vias를 이용해서 연결합니다. via의 간견은 signal rise and fall time보다 가까워야 합니다.
 differential driver가 완변하게 균형이 맞지 않는면 chassis_A layer는 fast transitients의 일부를 전달해야 합니다. 따라서, chassis_A layer의 어떤 한 부분은 motherboard와 같은 potential이 아닙니다. card가 "quiet: chassis connection을 요구할 경우, I/O signals에 low pass filtering을 사용해야하고 두번째 chassis layer(chassis_B)가 필요합니다. chassis_B는 그 끝에서 product chassis와 연결하고 다른 어떤곳에서도  chassis_A와 연결하지 않습니다. chassis_B는 다른 fast digital signal의 reference로 사용해서는 않됩니다. 이런 목적을 위해서 완전히 다른 혹은 chassis_A의 고립된 일부분을 사용할 수 있습니다.
 전기적 고려보다는 경험적으로 edge-coupled가 boardside-coupled보다 더 많이 선택이 됩니다. boardside는 via에서 약간의 asymmetry가 있고 다른 레이어를 이용해서 제조되기 때문에 더 타이트한 제조를 요구하게 됩니다. asymmetry와 tolerance 문제를 피하기 위해서 A-S-S-A-S-S-A-S-S-A board stack 구조를 가진 edge coupled를 추천 합니다. A는 chassis_A plane이고 S는 6개의 signal layer인데 각 cavity속의 signal layer는 수평과 수직 routing에 사용 됩니다.

EDN Magazine May 25, 2000 에서 요약  - 김선환

'원 포인트 레슨' 카테고리의 다른 글

SMA interface design  (0) 2011.11.16
Squeeze layer stack  (0) 2011.11.16
Nickel plated traces(트레이스에 니켈 도금할 경우)  (0) 2011.11.15
거친 표면 효과  (0) 2011.11.15
DC Resistance  (0) 2011.11.15
: