'TRANSITION'에 해당되는 글 3건

  1. 2016.08.13 전이(Transition)/합성곱(Convolution) 시뮬레이션
  2. 2013.01.22 More Study > Transition > Transition Time and Fabrication Process Technology
  3. 2013.01.22 More Study > Transition > Transition Time and Physical Length

전이(Transition)/합성곱(Convolution) 시뮬레이션

원 포인트 레슨 2016. 8. 13. 10:00

전이(transition)와 합성곱(convolution) 시뮬레이터는 그 동작에 있어 스파이스(SPICE)와 비슷하다. 그것들은 해석하려는 회로의 전류와 전압의 시간 의존성을 표현하는 편미분 방정식 세트를 푼다. 결과는 시간, 가능성, 스윕 변수에 대한 비선형 분석이다.
전이와 합성곱 옵션 사이의 주요 차이는 아래에 논의되는 회로의 분포(distributed)되고 주파수 의존적인 요소를 각 해석이 어떻게 특성화 하느냐에 달려있다.


전이(트랜지션) 해석
전이 해석은 완전히 시간 영역에서 수행된다. 그래서 마이크로스트립 요소나 s-파라미터 요소 같은 분포된 요소의 주파수 의존적 행동고려할 수 없다. 따라서, 전이 해석에서, 그런 요소는 단일 (lumped) 등가, 분산 (dispersion )이 없고 일정한 손실을 갖는 전송선, 쇼트 회로, 오픈 회로같은 단순하고 주파수 독립적인 모델로 표현되어야 한다. 이런 가정과 단순화는 저주파에서 매우 합리적이다.


합성곱(컨벌루션) 해석
합성곱 해석은 모든 분포된 요소를 주파수 영역에서 표현한다. 따라서 그것들의 주파수 의존적 행동을 고려한다. 많은 RF와 마이크로웨이브 분포 요소의 특성화는 주파수 영역에서 가장 잘 완성된다. 왜냐하면 이 요소들에 대한 정확한 시간 영역 등가를 항상 얻을 수는 없기 때문이다.
합성곱은 모든 분포된 요소로부터 주파수 영역 정보를 시간 영역으로 변환 한다. 이때 이런 요소들의 임펄스 응답의 결과를 효과적으로 얻는다. 요소 단자의 시간 영역 입력 신호는 그 요소의 임펄스 응답과 엮여서 출력 신호를 만든다. 비선형 요소를 포함해서 정확한 단일 등가 모델을 갖는 요소는 임펄스 응답을 사용하지 않고 시간 영역에서 완전히 특성화될 수 있다.


노트. 합성곱 해석에서, 정확한 시간 영역 모델 또는 합성곱 중 하나를 사용해서 모든 요소가 완전 주파수 영역 모델로 특성화 될 수 있다. 그러나, 합성곱 시뮬레이션의 결과와 같은 회로의 전이 시뮬레이션 결과 사이에 작은 차이가 있을 수 있다.



전이/합성곱 시뮬레이션 처리 과정
1.  사용자가 시간 스윕 범위, 허용 오차, 반복(iteration) 제한 등을 규정한다.

2.  0 시점에서 시스템 솔루션을 결정하기 위해 DC 해석을 수행한다.

3.  시뮬레이터 내부에서, 중단점 테이블이 만들어져서 주파수 영역 장치와 데이터를 다룬다. 독립 소스 파형은 프로그램 계산 시간 단위와 일반적으로 일치하지 않는 뾰족한 전이를 자주 갖는다. 불연속 선형 (piece wise linear) 소스 같은 경우가 그렇다. 중단점 테이블은 독립 소스의 모든 전이 점의 정렬된 리스트를 포함한다. 시뮬레이션 동안, 다음 시간 점이 중단 점의 하나와 충분히 가까울 때마다 시간 간격이 조정되서 정확한 중단 점에 앉착한다. 이것은 전이 주변에서 불필요한 시간 간격 감소를 예방한다.

4.  내부 제어 변수는 현재 시간을 업데이트하고 독립 소스의 값이 그 시간에서 계산된다.

5.  수치 반복을 통해서 방정식 시스템을 풀기 위한 시도가 이루어진다. 반복 수가 max iterations per time point를 넘으면, 시간 점이 줄어든다. 새로운 시간 점이 받아들여질만 하면 해석은 4 단계를 반복한다.

6.  수렴을 따라, 국부 반올림 에러가 계산된다. 특별한 설정이 없으면 에러를 예측하기 위해 기본 trapezoidal 반복 법이 사용된다.

7.  시간 단위 간격이 계산된다. 기본으로, 시간 단위는 반올림 예측 법을 사용해서 계산된다.

8.  에러 오차는 국부 반올림 에러 오버예측 요소에 있는 값과 비교된다. 에러가 허용제한 안에 있으면 결과가 저장되고 해석은 다음 시간 점에서 계속된다.  그렇지 않으면 해석은 더 작은 시간 단위에서 반복된다.

9.  사용자가 규정한 시간 스윕 때까지 단계 3에서 9까지 반복된다.





:

More Study > Transition > Transition Time and Fabrication Process Technology

PCB INSIDE/More Study 2013. 1. 22. 14:48

Transition Time and Fabrication Process Technology

 

얼마 전에 하이닉스 에서 세계 최초로 44 나노 1Gb DDR3 D램을 만들었다는 기사가 실렸다(2009.2.8). 여기서 말하는 44 나도는 FET 반도체에서 게이트의 폭을 말하는 것으로 게이트 폭이 44 나노미터(nm)라는 것이다. 지금 대중적인 것은 60 나노에서 90 나노 대 이다. 물론 레거시 디바이스들은 130나노 이상의 공정도 많이 사용한다. 공정 기술의 발달로 기본 소자인 트랜지스터의 크기자 자꾸 줄어들고 있다. 소자의 크기자 줄어들기 때문에 단위 면적당 더 많은 소자를 만들 수 있고 결과적으로 비용이 절감되는 효과가 발생한다.

그런데, 이렇게 게이트 선 폭이 줄어들면, 보드 디자이너의 입장에서 최대 관심사 중에 하나인 신호의 transition time이 변하게 된다.

 

위 그름의 오른쪽이 기존 공정이라고 하고 왼쪽이 새로운 공정이라고 하자. 기존 공정에서 제작된 트랜지스터의 경우, 게이트에 전압이 인가 되어 스위치가 켜지면 드레인(D)의 레벨은 소스(S)의 레벨에 따라서 변하게 된다. 이 때 드레인의 레벨이 변하는 시간(T1)은 소스에서 전류가 드레인 쪽으로 흘러 들어오는 데까지 걸리는 시간에 비례한다. 그런데, 그 시간은 곧 게이트 아래 형성되는 채널의 길이(L1)와 비례하므로 T1 L1의 관계가 형성된다. 따라서, 새로운 공정에서 제작된 트랜지스터는 게이트의 길이(L2)가 줄어들었으므로, 스위치가 켜졌을 때 드레인에서 레벨이 변하는 데 걸리는 시간(T2)도 줄어들게 된다.

디지털 엔지니어 관점에서, 이렇게 시간이 줄어들게 되면, 동작주파수 대비 불확실한 구간이 짧아지게 되므로 좀 더 동작 주파수를 올릴 수 있는 마진이 생기게 된다. , 어떤 회로적 수정 없이 동작 주파수를 좀 더 올릴 수 있다. 따라서, 공정이 작아지면, 제작 비용도 줄이고 성능도 좋아지는 1 2조의 효과(도랑 치고 가제 잡고, 마당 쓸고 돈도 줍고, 님도 보고 뽕도 따고)가 발생한다.

그러나, 보드 디자이너의 관점에서는, transition time이 짧아진다는 것은 곳 더 큰 고주파가 발생된다는 의미이고, 노이즈 마진을 손해 본다는 의미이다. 예들 들어, 회로 수정 없이 크기만 줄어든 칩이 있을 경우(따라서 기능은 똑 같은), 기존 칩보다 노이즈를 더 많이 유발할 것이므로, 노이즈 대비책을 재 검토하지 않으면, 보드 레벨에서 오 동작을 유발할 수도 있다.

기능은 같지만 진보된 공정으로 새로 제작된 부품들이 많이 나온다. 따라서, 기존 칩 대신에 새로운 칩이 채택될 경우에, 보드 레벨에서 이런 칩들이 문제를 일으킬 지 여부에 대해서 반드시 선행 검토가 되어야 한다.


:

More Study > Transition > Transition Time and Physical Length

PCB INSIDE/More Study 2013. 1. 22. 14:46

Transition Time and Physical Length

 

일반 도로에서 자동차가 다닐 때와 고속 도로에서 자동차가 다닐 때, 운전자의 시야 각이 다르다. 고속 도로에서는 차의 속도가 빨라져서 운전자의 시야 각이 좁아진다. 더 심한 예로, 전투기 조종사의 경우 음속으로 비행시 시야 각이 바늘처럼 좁아진다고 한다(정말로 이렇게까지 좁아질지 궁금하다). 시야 각이 좁아지면 주변의 사물을 인식하는 능력이 떨어진다. 생각해 보라. 우리가 걸어 다니거나 천천히 차를 운전할 경우, 주변의 나무도 볼 수 있고, 옆에 사고 난 차량도 다 보고 간다. 그러나 100 Km/h의 속도로 달리면서 옆에 나무를 볼 수 있는가? 볼 수 없다.

신호도 똑같다. 신호 transition 구간의 시간이 길면(위의 예와 비교해서 차의 속도가 빠르면) 신호가 지나가는 conductor의 임피던스 변화를 인지하지 못한다. 그러나 transition 구간의 시간이 짧으면(속도가 느리면) 임피던스의 변화를 인지하고 신호는 거기에 반응하게 된다.

신호 transition 구간이 길다 혹은 짧다 라고 말하는 것은 상대적인 것으로 신호가 출발해서 도착할 때까지의 물리적인 거리와 관련이 있다. 신호가 출발해서 transition이 다 일어나기도 전에 목적지에 도착한다면 transition 구간의 시간이 긴 것이고, 출발지와 목적지가 어느 정도 동기화 되어 있다고 볼 수 있다. 즉 신호가 매우 빨리 목적지에 도착한 것이다. 반대로, 신호가 출발한 후에 transition이 완료되어도 목적지에 도착하지 못하면 transition 구간의 시간이 짧은 것이고 출발지와 목적지는 비동기화 되어 있다고 볼 수 있다. 즉 신호는 한참 있다가 목적지에 도착한 것이다. 주의 해야 할 것은, 여기서 말하는 속도가 신호의 전송속도가 아니라, 출발지에서 목적지까지 도착하는 상대적인 개념이라는 것이다.

그래서 위의 예처럼 transition time이 길면 상대적으로 속도가 빠른 것이고, transition time이 짧으면 상대적으로 속도가 느린 것이다. 상대적인 것이다. 출발지와 목적지가 동기화 되어 있는 경우, 출발하기 무섭게 목적지에 도착하므로 주변을 볼 여유가 없다. 반면에 비동기화 되어 있는 경우, 도착할 때까지 시간이 충분하므로(속도가 느리므로) 주변을 볼 여유(?)가 생긴다. conductor의 임피던스의 영향을 보게 된다. 이렇게 conductor의 영향을 볼 정도로 긴 경우 전송선(transmission line)을 사용해야 한다.

어떤 conductor를 전송선으로 볼 것인가 아닌가? 혹은 어떤 특정 구간을 전송선으로 볼 것인가 아닌가는 상대적인 것이다. 다른 관점으로 transition time impedance의 영향을 한 번 더 살펴보자. 도로가 있고 그 위를 바퀴가 굴러간다고 생각해 보자. 도로가 완벽하게 평평하다면 바퀴의 크기에 상관없이 바퀴는 흔들림 없이 수평으로 이동할 수 있다. 그런데, 도로에 10 cm 의 폭과 깊이를 갖는 홈이 파여 있다고 하자. 바퀴의 지름이 1 m 정도 된다고 하면, 홈은 바퀴의 이동에 별로 영향을 주지 않을 것이다. 그러나 바퀴의 지름이 30 cm 정도 된다고 하면 어느 정도 아래로 덜컹 거리며 심한 충경을 줄 것이다. 도로를 전송선이라고 가정하면, 10 cm의 홈은 임피던스가 깨진 구간이다. 홈의 깊이는 깨진 정도를 나타내는 것이다. 바퀴의 둘레는 신호의 transition time에 비유할 수 있다. 바퀴가 크다는 것은 transition time이 길다는 것이다. 따라서 상대적을 짧은 홈은 전송선이 될 수 없고 영향을 별로 받지 않는다. 반면에 바퀴가 작은 경우는 transition time이 짧은 경우로, 홈을 전송선으로 인식할 수도 있다. 이 경우 임피던스 부정합으로 인한 심한 반사(노이즈)가 발생할 수 있다.

: