PCBInside

바이패스 커패시터와 디커플링 커패시터는 PCB에서 생성되는 노이즈의 양을 줄이기 위해서 오랫동안 사용되어 왔다. 상대적으로 낮은 비용, 가용성, 값들의 넓은 범위 등 때문에 커패시터는 보드 레벨에서 EMI를 줄이는데 활용된 주요 장치이다. 기생 성분이 중요한 역할을 하게 되면서 커패시턴스 값의 선택 보다도 적절한 커패시터의 선택이 더 중요해진다. 커패시터를 만드는 많은 방법이 있고 그에 따라 기생 성분의 크기가 결정된다.

전기 노이즈는 다양한 방법으로 발생될 수 있다. 디지털 환경에서 노이즈는 주로 스위칭 IC, 전원 공급 장치, 그리고 레귤레이터에 의해서 생성된다. RF 회로는 오실레이터와 증폭기 회로에서 만들어진 노이즈에 민감할 수 있다. 파워와 그라운드 판에 혹은 신호 선 자체에서 발생하는 이런 간섭은 시스템 동작에 혼선을 초래할 수 있다. 물론 방사 방출도 포함할 것이다.

여기서는 표면 실장과 리드형 다층 세라믹 커패시터에 대해서 이야기할 것이다. 이 장치의 임피던스와 삽입 손실 간의 상호관계를 계산할 것이다. 피드쓰루에 대해서도 살펴볼 것이다. 측정 기술을 보여주고 측정 데이터로부터 모델을 유도한다. 제작 방법에 따른 기생 성분과 임피던스 곡선을 살펴볼 것이다.

임피던스와 삽입 손실

다행이 커패시터는 비교적 단순한 장치다. 그것은 2 단자 장치이기 때문에 전송선 라인을 가로질러 커패시터를 션트하는 방법은 하나 뿐이다. 디바이스를 커패시터로 생각하는 대신에 임피던스 블록으로 생각하는 것이 쉽다.

전송선 라인을 가로질러 션트 될 때 블록을 어드미턴스로 생각할 수 있다. 이 연결에 대한 ABCD 파라미터는 아래와 같다.

ABCD 파라미터와 S 파라미터 사이의 관계를 이용하면, S21(삽입 손실)의 크기는 다음과 같다.

위 식을 살펴보면 약간의 재미있는 점이 있다. 먼저, 좋은 세라믹 커패시터의 위상 각은 거의 모든 주파수 스펙트럼에서 공진점 근처를 제외하면 매우 ±90° 근처이다.

코사인이 거의 0에 가깝기 때문에 위 식은 다음처럼 단순화 된다.

위상이 무시될 수 있기 때문에 대부분의 주파수 스펙트럼에서 아직 좋은 결과를 보여준다.  Z0 >> |Z|라고 한다면 식은 더 간단해 진다.

예로서 1000 pF 바이패스 커패시터에 대해 측정된 임피던스와 계산된 삽입 손실이 아래 표에 있다.

모든 삽입 손실은 대략 50 ohms를 기준으로 한다. 이 표가 보여주듯이, 위 식은 커패시터가 50 ohms로 커지기 시작하면 빠르게 효력을 잃기 시작한다. 이 식과 관련된 단 하나의 문제는 커패시터 값의 넓은 범위에 대해서 임피던스를 알 필요가 있다는 것이다. 다음 섹션은 이 임피던스를 계산하는데 필요한 모델과 측정 테크닉을 살펴본다.

MLCC(Multilayer Ceramic Capacitors) 직렬 모델

MLCC 칩으로 사용되는 가장 간단한 (그리고 아마도 가장 효과적인) 모델은 다음 직렬 모델이다.

이 모델은 대부분의 표면 실장 MLCC에 대한 바른 임피던스 커브를 제공한다. 커패시턴스는 온도와 dc 바이어스에 따라서 변한다는 것을 염두 해 두자. 등가 직렬 저항(ESR)은 온도, dc 바이어스, 주파수에 따라 변한다. 반면 등가 직렬 인덕턴스(ESL)은 상당히 일정하다. 아마도 임피던스에서 가장 중요한 부분은 공진점 일 것이다. 이 주파수에서 감쇄가 최대가 될 것이다. 공진 주파수에 대해 잘 알려진 공식은 다음이다.

위 두 번째 식에서 기술된 측정 테크닉으로 표면 실장 패키지의 인덕턴스를 계산할 수 있고 계산된 값의 범위는 넓다. 예들 들어, 시스템이 800 MHz 노이즈를 생성한다고 한다면, 이 간섭은 PCB의 어떤 부분으로 퍼져갈 것이다. 표준 커패시턴스 값 39 pF를 가지 패키지를 골라서 그것을 노이즈 발생자에 가능한 한 가까이 배치하는 것은 EMI를 줄이는데 가장 좋은 선택일 것이다.

직사각 칩의 인덕턴스를 줄이는 효과적인 방법중 하나는 디자인을 수정해서 칩의 단자를 긴 세로로 하는 것이다. 선택된 커패시터에 대한 임피던스 곡선이 아래 보여진다.

가로 세로 비를 바꿈으로써 기생 인덕턴스가 대략 50%(1200 pH에서 600 pH로) 줄어드는 것을 알 수 있다. 이것은 최대 감쇄 점을 효과적으로 시프트 시킨다. 따라서 EMI 필터링으로 이런 칩을 사용하려고 할 때 이것을 명심해야 한다.

낮은 인덕턴스 커패시터의 최대 장점은 디지털에서 디커플링이다. 아래 간단한 공식을 보면 인덕턴스가 줄어야 노이즈 크기가 줄어든다는 것을 알 수 있다.

인덕턴스를 줄이기 위해서 낮은 인덕턴스 칩을 사용하면 IC가 스위칭 할 때 만들어지는 전압 노이즈 양이 줄어들 수 있다.

리드(Leaded) 커패시터

리드 커패시터는 표면 실장 커패시터에 리드를 붙인 것과 별반 다르지 않다. 등가 모델은 MLCC 등가 모델에 추가 인덕턴스를 붙인 것과 같다.

임피던스에서 리드 인덕턴스의 효과는 아래 그림과 같다.

좋은 엄지 규칙은 보드 표면 위에서 리드 길이에 의한 추가 인덕턴스는 1nH/mm 이다. 낮은 인덕턴스 커패시터가 주파수를 더 높이 시프트 시키듯이 리드 디바이스는 주파수를 더 낮게 시프트 시킨다. 최적의 EMI 필터링을 위해서 이것을 명심해야 한다.

피드쓰루(Feedthrough) 커패시터

EMI 보호를 위해 다음으로 사용할 수 있는 것으로 피드쓰루 커패시터 칩 있다. 이것은 2단자 커패시터와 다르게 3 단자 표면실장 장치다. 피드쓰루에 대한 등가 회로는 다음과 같다.

이 구성은 EMI 노이즈를 그라운드로 필터링 하는 커패시턴스를 가진 장치를 경유해서 신호를 제공하도록 한다.

이런 타입의 지오메트리를 가진 기생 성분에 2가지 재미있는 일이 일어난다. 첫 번째, 커패시터의 기생 인덕턴스가 등가 커패시턴스를 가진 유사한 크기의 칩보다 훨씬 작아진다. 피드쓰루에 대한 기생 인덕턴스는 250 pH까지 측정될 수 있다. 인덕턴스를 줄이는 것과 같은 현상이 ESR도 낮춘다(경로 길이, 경로 길이, 경로 길이!). 마지막으로, 쓰루 부분 있는 인덕턴스가 감쇄의 대역폭을 증가시킬 것이다. 100 pF 피드쓰루와 등가 표준 칩 커패시터 사이의 삽입 손실 비교가 아래 보여진다.

여기서 논하는 표면  실장 장치는 디스크형 커패시터를 사용하는 전형적인 벌크헤드 마운트 피드쓰루 필터와 관련된다. 이 필터에 대한 등가 회로는 프드쓰루 칩과 유사하지만 디스크형 리드의 형상이 기생 인덕턴스를 더욱 낮춘다. 이 필터는, 신호 혹은 파워 라인에서 새시 혹은 인클로저로 사용되어, 들어오거나 나가는 노이즈 둘 다 감쇄시킨다. 시스템에서 고 주파(>500 MHz)가 만들어질 때, 디스크형 피드쓰루는 다른 시스템(예들 들어 아날로그와 디지털)을 분리하는 데 사용되어 원치 않는 간섭을 제거할 수 있다.

그러나 아무리 좋은 필터링 설계(scheme)라 하더라도 빈약한 PCB를 극복하지는 못할 것이다. 길고 높은 인덕티브 트래이스로 커패시터를 연결하는 것은 MLCC의 공진 점에 어떤 영향을 줄 것이다.

전체 주파수 스펙트럼에서 모든 노이즈가 그라운드 판으로 션트되고 그 판이 안테나처럼 행동한다면, 높은 방사 방출이 있을 것이다. 시스템에서 만들어지는 EMI를 낮추기 위해서 가능하다면 큰 파워와 그라운드 판을 안에 내장한 다층 보드를 사용한다.

원문: Capacitor Selection and EMI Filtering. By Jeffrey Cain and Steve Makl. AVX Corp.