PCBInside

 스펙트럼 상의 어떤 하모닉 성분을 없애려고 했더니 다른 하모닉 성분이 커지는 것을 경험해 본적이 있나? 그런 것을 풍선 효과라고 부른다. 풍선의 한쪽을 누르게 되면 다른 쪽이 커지게 되는 것에서 따온 용어이다. 한쪽을 눌렀더니 다른 쪽의 하모닉이 증가하는 것은 주로 PCB 자체의 공진에 기인한다. 다음은 Mike Fanet 이란 사람이 실험한 내용이다.

 그는 이더넷을 가지고 있는 임베디드 ARM 프로세서 보드의 방사(emission)를 줄여 달라는 고객의 요구를 받아 실험을 하였다. 계측기로 관측한 결과 25 MHz의 강력한 하모닉(harmonics)이 PHY 회로에서 나오는 것을 발견하였다. 보통 저렴한(low-cost) 보드들에서 흔히 발견 된다. 이 오리지날 하모닉은 150 MHz에서 peak를 이루었다. 아래 그림을 참조하자.

 위 공진을 제거하고자 기존 PHY 근처에 있던 100 nF 커패시터(capacitor)를 2.2 uF 커패시터로 교체하였다. 그 결과 아래와 같은 파형을 었었다.

 150 MHz 근처의 peak 는 없어졌는데 고주파 영역에서 더 큰 하모닉들이 발생하였다. 이것이 전형적인 풍선 효과 이다. 만약에 측정 장비의 수평 window 범위를 작게 하고 측정을 하였다면(예들 들어 1000 이 아니고 500), 문제가 해결된 것처럼 보였을 것이다. 따라서 규격화 된 모든 범위까지 확인해 볼 필요가 있다.

 바이패스(bypass) 커패시터 교체했다는 것은 PCB의 공진 특성을 바꾸었다는 것과 같은 것이다. 바이패스에서 중요한 것 2 가지는 다음과 같다.

1. 바이패스 커패시터의 위치 - 일반적인 보드의 파워와 그라운드 샌드위치 구조에서 판(plane) 사이의 거리는 0.2~0.25 mm 정도이다. 여기서 바이패스 커패시터는 노이즈를 유발하는 모든 IC의 전원핀 근처에 가능하면 가깝게 배치를 해야 한다. 그러나 파워와 그라운드 판 사이의 거리가 0.1 mm  정도 되면 커패시터의 위치는 덜 중요해 질 수도 있다. 왜냐하면 판 사이의 built-in 고주파 커패시터가 특성이 더 좋기 때문이다.

2. PCB 공진 - 보드 공진은 판 커패시터(대략적으로 보드의 디멘전과 관련 있다), 바이패스 커패시터 어레이, 벌크 커패시터와 관련이 있다. PCBA의 다양한 공진 모드를 VNA(Vector Network Analyzer)로 측정할 수 있다.

 일반적으로 보드 공진은 바이패스 커패시터를 알맞은 장소에 추가하므로써 바꿀 수 있다. "lossy"한 커패시터를 사용하므로써 공진을 완화할 수 있다. 길고 얇은(가로 대 세로 비가 큰) 보드일수록 정사각형에 가까운 보드보다 더 공진을 많이 한다.

 위의 설명은 하나의 예로서, 방사의 원인(소스)을 무력화하는 것 외에 명확한 답은 없다. 이 보드에서 25 MHz 하모닉은 분명히 이더넷의 PHY 회로에서 발생한다. 의심이 되는 것은 하나 이상의 이더넷 회로의 파워나 신호 트래이스가 신호 리턴 판의 갭 위로 지나가거나 한 레퍼런스에서 다른 레퍼런스 판으로 분명히 정의된 리턴 경로 없이 점핑한 경우일 것이다.

EDN, The EMC Blog의 Kenneth Wyatt 블로그에서 발췌 번역 - 김선환

 커패시터를 배치할 때 Load(Device)로부터 얼마까지의 거리 이내에 배치를 해야 할까 하고 생각한적이 있었을 것이다. 이 말을 잘 생각해 보면 어느 정도의 거리를 벗어나면 커패시터가 제 역할을 하지 못한다는 말과 같다. 도대체 그 거리의 기준은 뭐고 왜 중요한지 살펴보자.

 커패시터의 역할은 load에서 발생되는 Noise를 억제하는 것이다.  노이즈를 억제하기 위해서는 Power와 Return (Ground) 간에 impedance를 낮게 유지해야 한다. 그런데 그 impedance는 load와 capacitor의 거리에 영향을 받는 함수이다. bypass 커패시터가 load로부터 어떤 거리만큼 떨어져 있다고 하자. 커패시터로부터 load까지의 charge 전송시간 보다 빠르게 커패시터는 반응할 수 없다. 커패시터가 load로부터 1/4 파장의 거리에 위치해 있다고 가정하면, 한쪽 끝(커패시터)은 낮은 임피던스를 유지하지만 다른 한 쪽 끝(load)은 높은 임피던스를 갖게 된다. 매우 빠른 전이(고주파) 엣지를 갖는 경우 이런 거리는 문제가 된다. 커패시터의 SRF(Self Resonance Frequency) 이상의 주파수에서 커패시터는 주파수에 비례해서 선형적으로 inductive해 진다. 즉 임피던스가 높아진다. 

 중요한 것은 인터커넥트의 유효 임피던스를 낮게 유지하는 것이다. 이것은 지연(delay)와 관련이 있고 커패시터가 공진 주파수와 관련된 어떤 거리 이내에 위치해 있어야 함을 의미한다. 이것을 식으로 표현하면 다음과 같다.

                             커패시터 유효 반경 = charge propagation velocity / (계수 * 2 * pi * Fsrf)

 계수는 200을 사용하는데 정해진 이유는 정확히는 모르겠고 아마도 충분히 낮은 임피던스를 유지할 수 있는 정도의 값을 선택한 것일 것이다. 계수가 4 이면 1/4 파장에 해당하는 거리가 되어 임피던스가 매우 높게 될 것이다. 식을 좀 더 현실적으로 쉽게 다시 쓰면 다음과 같다.

                             커패시터 유효 반경 = (3e8 / sqrt(Er)) / (200 * 2 * pi * Fsrf) 

                                                        = 1.45e8 / (1256.64 * Fsrf)

                                                        = 115 / Fsrf

 위에서,                                         Er = 4.3 적용(일반적인 FR4 보드)

                                                    유효반경 단위: mm

                                                    Fsrf 단위: MHz

 이제 예를 들어보자. 100 nF MLCC(Multi-Layer Ceramic Capacitor)의 공진 주파수가 대략 10 ~ 30 MHz라고 하고 위 식에 적용해 보면, 100 nF 커패시터의 유효 반경은 11.5 ~ 3.8 mm이다. 이 거리보다 먼 곳에 커패시터를 달면 효과가 급격히 사라질 수 있다. 다른 예로, 100uF 탄탈 커패시터의 공진 주파수가 500 kHz~1 MHz라고 하면, 100 uF 탄탈 커패시터의 유효 반경은 115 ~ 231 mm가 된다.