PCBInside

파형을 결정하는 3대 요소는 드라이버 출력, 인터커넥션(PCB + Connector + ... ), 부하 이다.

위 3가지 요소의 특성이 파형을 결정한다. 많은 사람들이 범하는 실수 중 하나는 드라이버의 출력 특성이 이상적이라고 생각하고 인터커넥션의 특성과 부하의 특성만 살피는 것이다. 그러나 드라이버 출력 임피던스는 이상적이지 않아서 파형에 상당히 큰 영향을 줄 수 있다는 것이다.

가장 직관적인 예를 들어 보자. 드라이버 출력 임피던스가 PCB 임피던스보다 낮으면 overshoot가 발생하고, 드라이버 출력 임피던스가 PCB 임피던스보다 높으면 신호나 초반에 올라기지 못하는 현상이 발생한다.

조금 복잡한 예를 보자. 인터커넥션의 구성이 T 분기 되고 분기된 2개의 종단에 터미네이션 저항이 붙어 있는 경우를 가정해 보자. 드라이버의 임피던스가 정확이 PCB 임피던스와 매칭되면 T분기로 인한 임피던스 불연속에 기인한 노이즈는는 종단에서 나타나지 않는다. 이것은 분기후 임피던스가 얼마나 변했는지와는 무관하다. 분기후 구간의 임피던스가 종단 터미네이션과 매치되기만 하면 된다. 그런데, 드라이버의 임피던스가 PCB 임피던스와 매칭되지 않으면 분기점에서 반사된 파가 시작단에서 반사되면서 그 영향이 종단에 나타나게 된다. 즉, 종단에서의 파형이 드라이버의 출력 임피던스에의해서 영향을 받는다는 것을 의미한다.

드라이버의 임피던스는 디스크릿 저항저럼 고정된 값이 아니라 TR의 VI특성이 반영되는 임피던스이기 때문에 이상상적으로 고정된 임피던스가 아니고 V.T.P. 특성에 따라서 변하는 임피던스이다. 따라서 노이즈가 종단에 나타날 수 있다. 이것은 자연스런 현상으로 시스템 설계시 고려되어야 할 사항이다. 특히 FPGA처럼 출력 특성이 사용자 설정으로 변하는 시스템 설계시에는 전압별, 구동 전류별, 기타 설정별로 어떤 특성을 갖는지 파악하고 있어야 한다.

아래 파형은 위 T 분기 예에서 FPGA 50Ω 드라이버와 ideal 50Ω 드라이버의 파형 차이을 보여준다.

모든 모델은 사용에 앞서 모델이 유효(valid)한지 확인을 해야 한다. 유효하지 않은 모델을 사용한 시뮬레이션은 잘못된 결과를 도출하기 때문이다.

s-parameter 모델의 유효성 검사 항목은 2가지가 있다. Passivity 검사와 Causality 검사가 그것이다.

Passivity란 Interconnection이 수동 소자로서 수동적 행동을 하는 것이다. Passivity Error는 포트들 사이에서 에너지가 생성되는 에러를 말한다. 즉 포트로 들어간 에너지보다 포트에서 나온 에너지가 더 큰 경우이다. 이것은 interconnect가 능동 소자의 역할을 했음을 의미한다. Passivity Error는 다음을 포함하는 모델 생성 문제의 결과이다.

 • 테스트 벤치나 측정 장비에서 Fixture나 calibration 에러

 • 충분하지 않은 해상도 또는 원 샘플 데이터의 non-causality에 기인한 제한된 fitting accuracy

 • 모델을 추출하는데 사용된 소프트웨어의 광대역 능력이 부재

Causality란 신호의 전파에 물리적 인과 관계가 있음을 의미한다. Causality Error는 전파 속도가 물리적 한계보다 빠르거나 위상 궤적의 반대인 경우를 의미한다. 이 에러는 시뮬레이터를 불안전하게 하거나 틀린 delay를 만든다. Causality error는 어떤 영역 - 주로 저주파 영역 - 에서 충분한 주파수 포인트로 샘플링 되지 않거나 수치 혹은 측정 노이즈를 포함할 때 발생한다. 모델 데이터는 피할 수 없는 측정 혹은 시뮬레이션 에러 때문에 살짝 non-causal할 수 있다.

* 팁: S-parameter 모델을 추출할 때, 공진 주파수 근처는 촘촘하게 샘플링할 필요성이 있기 때문에, 그냥 Log Scale로 샘플링하는 것보다 Adaptive Sampling을 하는 것이 좋다.

SSN의 영향을 받는 신호는 전이 구간의 모양이 다소 변하여

전이 시점의 중앙 지점이 뒤로 밀릴 수 있고, 전이까 끝나는 부분에서 overshoot이나 undershoot이 발생한다.