PCBInside

S parameters(matched circuit parameters)

Parameter 조건: 신호 주입 port의 반대 port 가 match된 상태

output port가 match된 상태(Z_L = Z₀)에서 input에서 바라본 반사 계수

input port가 match된 상태(Z_S = Z₀)에서 역 방향 전달 이득

output port가 match된 상태(Z_L = Z₀)에서 정 방향 전달 이득

input port가 match된 상태(Z_S = Z₀)에서 output에서 바라본 반사 계수

Z parameters(open circuit impedance parameters)

Parameter 조건: 신호 주입 port의 반대 port 가 open인 상태.

Network의 series connection에 유용

output port가 open된 상태에서 input에서 바라본 network의 impedance

input port가 open된 상태에서 역 방향 전달 impedance

output port가 open된 상태에서 정 방향 전달 impedance

input port가 open된 상태에서 output에서 바라본 network의 impedance

Y parameters(short circuit admittance parameters)

Parameter 조건: 신호 주입 port의 반대 port 가 short인 상태

Network의 parallel connection에 유용

output port가 short된 상태에서 input에서 바라본 network의 admittance

input port가 short된 상태에서 역 방향 전달 admittance

output port가 short된 상태에서 정 방향 전달 admittance

input port가 short된 상태에서 output에서 바라본 network의 admittance

ABCD parameters(chain, cascade, or transmission line parameters)

Cascade 된 network의 첫 network 출력의 전압과 전류는 두 번째 network의 입력 전압과 전류와 같다. 

T parameters(scattering transfer parameters)

주입과 반사 파를 재배치해서 port1은 비 독립 port2는 독립 항으로 만든다. 이렇게 하면, 직렬로 연결된 2 port network의 한쪽 출력이 다른 쪽의 입력이 되어 두 블록의 특성을 간단한 매트릭스 계산으로 구할 수 있게 된다(S parameter의 ABCD 버전?).

Q> 

Earth 그라운드와 EMI 상관관계에 대해 질문드리려고합니다. 현재 FGND는 DGND와 600옴 비드 하나로 분리되어있는 상태인데 이 FGND를 wire를 이용해 3구 멀티텝의 GND에 연결해서 Earth GND 시키고 EMI 스캔을 하면 전체적으로 레벨이 올라갑니다. 문제가 발생하는 부분은 RE입니다. 전원은 DC12V 아답터 입력을 받고(DC12V, PGND) 이를 Transformer를 이용한 Flyback Converter회로로 VCC와 DGND를 만들어 냅니다. DC12V와 VCC, PGND와 DGND는 모두 절연된 상태입니다. 이 때 DGND와 FGND는 비드로 연결되고 FGND는 케이스에 직접 연결됩니다(FGND는 DGND와 케이스를 연결하는 중간역할과 제품 외부로 나가는 IO의 기준전위를 제공합니다). EARTH 시키는 방법은 FGND에 연결된 IO커넥터에 3m 정도의 Wire를 이용해서 멀티탭의 접지단자에 연결됩니다. 인증업체의 접지시설이므로 접지는 일단 문제없다고 가정합니다. DGND와 FGND를 비드로 분리시킨 이유는 DGND의 노이즈들이 케이스를 통해서 방사되지 않게 하려는 의도입니다(하지만 완전히 차단되지는 않겠지요). 제 생각에는, 케이스로 구현하는 쉴드를 더욱 튼튼히 하려면 케이스 자체를 튼튼한 GND인 EARTH에 접지 시키는 것이 좋을 것 같았습니다. 그런데 증상은 반대로 전체적인 노이즈방사가 증가했고 그 원인을 DGND로 부터의 일부 노이즈가 비드를 통해서 FGND로 넘어가고 FGND에서 Wire를 통해 EARTH로 흘러들어가면서 결국 3m정도의 Wire를 통해 방사되는 것이 아닌가 추정해 봅니다.

A>

위 질문으로 파워/그라운드 관련된 부분을 그리면 아래 그림과 같을 것 같네요.

?1은 AC-DC 회로 단에 common noise와 differential noise 처리가 어떻게 되어 있는지 알 수 없어 ?로 했습니다. ?2도 마찬가지로 DC-DC 회로에서 어떻게 처리되었는지 알 수 없어 ?로 했습니다. 아마도 ?1과 ?2가 부실하게 설계되어 있을 것으로 예상 됩니다.

먼저, 샤시 그라운드와 외부 입출력 그라운드는 isolation 처리 해야 합니다. 만일 두 ground를 붙이게 되면, 인터페이스 오류가 발생하거나 심한 EMI 노이즈를 격을 수 있습니다(그 이유는  여기를 참조하세요). 만약 isolation 되지 않고 사용한다면, 이 IO가 연결되는 다른 IO의 GND가 floating이거나 현재 FGND와 연결되어 같은 레벨을 유지하는 것이 중요합니다. 혹은 IO 라인에아래 그림 같은 페라이트를 사용할 수 있을 것입니다.

원안을 보면, bead를 통해서 DGND가 FGND와 연결되고 그것은 바로 접지로 연결됩니다. 이 경우,  DGND 레벨이 보드의 동작에 의해서 혹은 전원 입력단을 거쳐 들어온 노이즈(?1과 ?2 처리가 미약할 경우) 때문에 흔들릴 경우 아래 그림 처럼 DGND와 FGND의 레벨이 달라 전류가 흐를 수  있게 됩니다.  이렇게 만들어진 전류의 loop 영역은 상당히 클 수 있습니다. ?2 처리가 잘 되어 있으면 루프 면적은 적을 것이고 그렇지 않으면 면적은 더 커질 것 입니다.

bead는 특정 주파수 대역을 차단하기 위한 것입니다. 그런데 해당 노이즈 성분이 bead의 차단 주파수 대역(600ohm 으로 보이는 대역)을 벗어나 있다면 bead는 마치 없는 것 처럼 보일 것입니다. 따라서 bead의 특성에 따라서 흐르게 되는 전류의 양은 다를 수 있고 측정되는 노이즈의 양은 달라질 것 입니다. RE가 문제가 되므로 아마도 고주파 대역에서 차단이 될 수 있는 bead가 필요할 것입니다. 그래데, 파워 쪽에 사용되는 bead는 통상 저주파 대역 차단을 하는 용도로 사용됩니다. 암튼 bead의 주파수 특성 프로파일 확인이 필요합니다.

bead를 제거한다면(혹은 측정 주파수 범위에서 bead가 유효하게 작용한다면), 노이즈는 직접 케이스 쪽으로 흐르지 않고 전원이 공급된 방향으로 전달될 수 있습니다. 이때는 위의 경우보다는 전류량이 아마 작게될 가능 성이 클 것입니다. 이때 ?2와 ?1의 처리가 어떻게 되어 있느냐에 따라서 역시 전류 루프의 면적이 달라지게 됩니다. 그 결과로 노이즈의 크기도 달라지게 됩니다.

?2를 딴딴히 디자인해야 해야 할 것으로 보입니다. 특히 Y capacitor 위치 및 루프 최소화 디자인이 필요할 것으로 보입니다. 물론 더 바람직한 것은 DGND의 레벨 출렁거림을 최소화 시키는 것이 원척적인 해결 이므로 가장 좋을 것입니다. 일단 그 부분을 배제 하고 다시 디자인 한다면 아래처럼 FGND와 IOGND를 분리하고 ?2 부분을 최적화 하고 전원 레일과 접지 라인이 밀착되는 것이 필요 할 듯 합니다.

케이스 접지후 노이즈가 증가 했다는 것은 케이스가 쉴드로서의 역할을 하지 않고 오히려 안테나 역할을 했다고 볼 수 있을 것입니다. 그것은 케이스가 노이즈 원과 분리되어 감싼 구조가 아니고, 오히려 전류가 흐르는 경로로 사용되었다고 볼 수있을 것입니다. 어디서 그런 경로가 만들어지는지 살펴 보고 차단하거나 경로의 최소화 되도록하는 것이 필요할 것 입니다.

어떤 조건에서 인터커넥션(interconnection)의 성능을 한 눈에 볼 수 있게 해주는 도구로 eye diagram을 많이 사용한다. eye diagram을 만들기 위해서는 PRBS(Pseudo Random Bit Stream) 신호를 드라이버에서 인터커넥션으로 보내야 한다. 이 때 몇 비트의 PRBS 신호를 보내는 것이 적당할까?  2^8 비트 아님 2^10 비트?

위 그림은 1 ns의 UI(Unit Interval)를 갖는 신호 즉 1 Gbps 신호의 pulse response 파형이다. 파형이 다시 원래의 low 상태로 완전 saturation될 때까지 16 UI가 걸렸다. 이것은 어떤 신호가 15번째 뒤에 온 신호까지 영향을 준다는 것을 의미한다. 따라서 위와 같은 경우 eye diagram을 만들 때, 최소 2^16 개의 랜덤비티를 출력으로 주어야 한다.

2^16 = 65,536으로 매우 큰 수이다. 아마도 몇날 며칠 동안 시뮬레이터가 돌아갈지도 모른다. 여기서는 예를 위에서 인위적으로 위와 같은 경우를 만들어 보았다. 암튼 너무 시간이 많이 걸릴 경우 대충 포화됬다고 생각되는 화살표 지점을 적용하면 2^10 = 1024 정도가 되어 비교적 빨리 시뮬레이션을 마칠 수 있다.

암튼, 신호가 완전 포화 될 때까지의 시간이 기준이 된다는 것을 기억하자.

또하나 확인해야 할 것은 high에서 low로의 pulse response이다(아래 그림). 어떤 칩들은 pull-up과 pull-down 특성이 다르므로 둘 다 확인하여 worst한 것을 선택하면 된다.

실측에서는 bound되지 않는 Random Jitter가 있기 때문에 측정 비트수가 많을 수록 eye가 닫히지만, 시뮬레이션은 일반적으로 RJ를 반영하지 않으므로 굳이 필요 이상으로 많은 입력을 줄 필요는 없다. 즉 위에서 얻어진 비트 수 정도가 적당하다.