PCBInside

 lossy dielectric material로 capacitor를 만들면, dielectric absorption이 주파수 변화에 따라서 C의 값을 변하게 할 수 있다. good dielectric은 주파수에 대해서 C값의 변화가 아주 천천이 이루어지게 한다. 질이 나쁜 dielectric은 주파수에 대한 capacitance의 변화를 더욱 심하고 뚜렷하게 한다. capacitance의 변화는 loss tangent와 직접적인 관련이 있다. loss tangent를 알고 있으면 C값의 변화를 대략 모델링할 수 있다.

C(f) = C0 * [ (jf/f0)^k ] = C*[(f/f0)^k ][ j^k]

           = 4.7*[j^(-0.006366)][1000^-0.006366]

           = 4.7*(0.9999-j.01)(0.956978)

J^k 항목은 loss tangent 0.01을 가져야 하므로 위와 같이 계산되고, 크기는 4.7*0.9999*0.956978 = 4.5가 된다.

Er(1M) = 4.5

Er(1G) = 4.7*0.9999*(1e6^-0.006366) = 4.3

 위 예제는 FR-4가 주파수에 대해서 어떻게 유전율이 변하는지를 보여준다. loss tangent(여기서는 0.01)는 주파수에 대해서 constant하지 않다. 따라서 제조사들은 일반적으로 worst-case인 0.02를 specify한다. 관심있는 주파수 대역의 최대 주파수에서의 유전율을 적용하는 것이 바람직해 보인다.

 전송선 손실은 크게 skin effect에 의한 손실과 dielectric loss에 의한 손실 2가지로 구성이 된다.    skin effect에 의한 손실은 신호의 rise time이 빠르면 전하가 conductor의 표면으로만 흐르게 되므로 단면적이 적어져서 저항 성분이 커져 발생하게 되는 손실이다. 따라서 skin effect에 의한 손실은 DC(칼로 무자르듯 할 수 없지만 수치를 좋아하는 분들이 계시기 때문에 구지 정하자면 10MHz 이하)에서는 없으며 신호가 고속이 될수록 skin effect는 커지게 된다.

 최근 signal의 speed가 GHz 대역으로 사용되면서 심각하게 고려해야되는 factor 중에 하나가 via이다. 잘못된 via의 사용은 interface의 voltage margin을 심각하게 줄이거나 심지어 error를 유발할 수도 있다. 그럼 어떻게 하면 via의 효과를 줄일 수 있는지 살펴보자.

1. full-size via 보다는 blind via를 사용한다.

2. signal이 어떤 power(혹은 ground) plane에서 다른 power plane으로 reference plane을 갈아 탈 경우 근처에 bypass capacitor를 붙여준다.

3. 더 좋은 방법은 같은 power(혹은 ground) plane을 refernece로 사용하고, plane-to-plane via를 근처에 뚤어 준다.

4. 더 좋은 방법은 한 plane의 양면을 사용하는 것이 좋다.

5. 결정적으로 both-end termination을 해주면 효과가 매우 좋다.

추가 : 보드의 두께, 비아의 크기(드릴,애뉼라링,안티패드)는 유발되는 노이즈의 양에 큰 영향을 줄 수 있다. 좀 더 정확한 예측을 원한다면 HFSS같은 시뮬레이션 툴을 사용하여 결과를 예측해 보는 것이 좋을 것이다.