PCBInside

많은 사람들은 신호가 라인에 전압으로 존재하고 거기에 (Static 하게) 있다는 공통적인 믿음을 갖고 있다.

사실, 신호는 동적이며 라인을 따라 계속 양 쪽으로 전파된다.

반사(reflection)와 간섭(crosstalk)이 일어나는 것은 신호의 동적인 본성 때문이다.

신호의 동적 특성을 완전히 파악하지 않으면 간섭 문제를 해결할 수 없다.

신호 경로 크로스톡 최소화를 위한 디자인

이제 전류 흐름의 원칙을 실제 회로 PCB 레이아웃에 적용할 준비가 되었다. 어떻게 부품을 배치하고 크로스톡 문제를 최소화 할 지 배울 것이다.

바이패스 커패시터는 중요하다

어떤 회로에서 더 완벽히 전류를 기술하려면 각 IC와 전원 공급 장치에서 바이패스 커패시터를 포함해야 한다. 간소화된 2 개의 IC 회로를 예로 시작한다(아래 그림).

위 그림에 바이패스 커패시터를 포함하면 아래 그림처럼 된다. 이 다이어그램은 IC1이 소싱하는 전류 경로를 보여준다.

이 예에서, 신호(부품) 레이어에 인접해서 연속된(솔리드한) 그라운드 판이 있다. 전원이 top 레이어에서 회색 큰 트래이스를 통해 공급된다. 그라운드 판으로 연결은 신호 레이어의 녹색 부분에서 비아를 통해서 만들어진다.

신호(부품) 레이어에서 신호 전류는 점선으로 보여 진다. 이것은 이해하기 매우 쉽다. 신호 전류는 신호 트레이스에 한정 된다. 리턴 전류는 판 전체를 흐를 수 있다. DC 전류는 최소 저항 경로를 통해서 흐를 것이기 때문에, DC 리턴 경로는 부하의 그라운드 핀(이 경우 IC2)에서 전원 공급 장치의 그라운드 연결로 직접 직선으로 흐를 것이라는 것을 우리는 알고 있다. 고주파(전이) 전류는 트래이스와 보드의 지오메트리에 따라 결정되는 분포를 가지고 신호 트래이스 아래에서 흐를 것이다. 이 두 경우 사이에 있는 신호에 대한 전류 흐름에 대해서 더 깊게 파고들 수 있다. 전류의 상당 부분이 전원 공급 장치로부터 흐르는 충분히 낮은 주파수에서 시작을 하자. 이 경우도, 여전히 상호 인덕턴스가 신호 트래이스 아래서 전류가 흐르도록 강제하지만 분포는 매우 넓을 것이다. 또한, 일단 트래이스 아래의 리턴 전류가 IC에 도달하면, 전부 커패시터 그라운드로 돌아가지는 않을 것이다. 대신에, 커패시터로부터 소스된 전류의 소량은 그것의 그라운드로 돌아가고 나머지는 전원 공급 장치 그라운드로 돌아갈 것이다. 마침내, 주파수가 더 느려지면 상호 인덕턴스는 더욱 더 효과가 약해진다. 더 많은 전류가 DC 경로를 통해서 흐를 것이다. 다행히, 이 두 경우의 중간인 경우는, IC 바이패싱과 적절한 파워 공급 모두를 잘 처리하는 한, 고주파와 DC 경우를 다루는 우리의 노력으로 이미 다 다룬 것이다. 이 2개 아이템은 진짜로 같은 노력의 두 면이다. 전원 공급 장치가 그것이 구동하는 IC로부터 멀리 이동하게 되면, 둘 사이의 임피던스 - 레지스턴스와 인덕턴스 모두 - 는 증가할 것이다. 이것은 또한 둘을 연결하는 트래이스 폭이 감소함에 따라서 발생한다. 전원 공급 장치와 IC 사이의 임피던스(리턴 임피던스도 포함하는 것을 기억 하자)가 증가할수록 더 낮은 주파수 전류를 공급하는데 더 많은 바이패스 커패시터에 의존될 것이다. 따라서 전원 공급 임피던스가 증가하면 더 많은 커패시터가 필요하다. 따라서, 다시 우리는 IC 전원에 적절한 바이패싱의 요구를 만족해야만 한다. 완성을 위해서, 아래 그림은 IC2가 소싱할 때 전류 흐름을 보여 준다.

신호(부품) 레이어에서 인터커넥팅 트래이스를 주목한다.  단지 신호 전류와 AC 리턴 전류의 화살표 방향만 바꾸었을 뿐이다. 이 경우 IC2에 대한 바이패스 커패시터는 C2이다. C2는 IC2의 Vdd 핀을 통해서 신호 핀으로 AC 신호 전류를 공급한다. IC1으로 배달되는 신호 전류는 IC1의 그라운드 핀을 통해서 그라운드로 간다; 신호 경로 아래 그라운드 판에 있는 AC 부분 리턴과 전원 공급 장치로 직선으로 된 DC 부분 리턴.

그라운드는 등전위가 아니다

이 시점에서 그라운드 판이 등전위가 아니라는 것을 이해하는 것이 중요하다. 먼저, 그라운드 판은 두께에 상관없이 레지스턴스가 있다. 따라서, 아날로그와 디지털 리턴 전류가(또는 어떤 2개의 전류가) 그라운드 판의 어떤 부분을 공유하면, 구리 저항이 IR 전압 강하를 유발함에 따라서 둘 간에 크로스톡이 발생할 것이다. 이것을 다음처럼 생각한다. 2개의 다른 부품의 그라운드 핀이 거의 같은 점에서 그라운드 판에 연결되고 그것의 전류가 보드의 다른 끝에서 한 점으로 돌아간다. 이 경로를 따르는 판의 구리 저항이 0.01 ohm이고 부품 A는 1 A의 전류를 소싱하며 부품 B는 1 mA를 소싱한다고 가정하자. 이 부품들이 연결되는 끝에서, 그라운드 전압은 전류가 리턴 되는 점에서의 그라운드 전압보다 10 mV 더 높을 것이다. 단지 1 mA만 출력하는 부품 B도 리턴 지점보다 10 mV 상승을 경험하게 될 것이다. 부품 A에서 나오는 전류가 1 A에서 0 A로 바뀌면 부품 B를 참조하는 어떤 전압도 이 전류를 따라서 10 mV 올라가거나 내려가게 될 것이다. 공유된 리턴 경로는 종종 디지털 회로가 아날로그 회로와 함께 있을 때 문제를 유발한다. 공유는 정밀한 아날로그 회로의 바른 동작을 간섭할 수 있다. 그라운드 판을 가로지르는 불 균일한 전압의 원인은 전기적 길이이다. 고주파에서 전류 경로의 길이는 보드에서 전파되는 신호 파장에 상당할 수 있다. 이 기사에서는 이 부분은 다루지 않는다. 짧을수록 좋다 정도로만 말해둔다.

모든 것을  합친다

PCB에서 전류 흐름의 기초를 이해한 상태에서, 이 지식을 혼성 IC의 그라운딩을 바르게 다루는데 사용할 수 있다. 궁극적으로, 목표는 디지털과 아날로그 전류가 같은 리턴 경로를 공유하지 않도록 하는 것이다. 전체 목적이 디지털과 아날로그 신호에 대한 공통적인 리턴 경로를 최소화 하는 것이라는 것을 이제 현실화 시킨다. 이것이 실제 목표이다. 이것을 한다면, 좋지 않은 디지털 신호가 원래의 아날로그 신호를 방해하는 주요 원인을 제거할 것이다.

공통적인 가정은 그라운드 판을 디지털 부분과 아날로그 부분으로 잘라야만(컷) 한다는 것이다. 이것은 좋은 출발이다. 모든 것을 바르게 배치하면, 성능에 변화 없이 컷을 채우는 것을 보게 될 것이다.

이제 그라운드 판을 자른다

아날로그와 디지털 회로를 모두 가진 하나의 부품인 일반 ADC를 보드에 두는 것으로 시작한다. 그 다음에 단일 점 그라운드에 대해서 그라운드 판을 어디서 자를 지 결정할 것이다. 아래 그림은 이번 ADC 칩의 핀 연결을 보여준다. 파워와 그라운드 핀만 명시적으로 레이블 되어 있다. 다른 레이블들은 연결이 아날로그 인지 혹은 디지털 인지를 식별시켜줄 뿐이다. 그것들의 기능은 안 중요하다. 아날로그 핀은 몇 개읜 신호 입력 핀이거나 기준 입력 혹은 출력 중에 하나이다. 디지털 핀은 직렬 혹은 병렬 인터페이스의 한 부분 혹은 제어 핀 또는 칩 선택 핀 일 수 있다. 여기서는 그것들을 그 특정 기능에 관계없이 같이 취급한다.

디지털 핀들이 인접해 있고 아날로그 핀도 인접해 있고 아날로그와 디지털 그라운드가 접해 있다. 이런 배치는 드문 것이 아니다. 왜냐하면 칩 디자이너는 보드 디자이너처럼 같은 현실을 다루어야만 하기 때문이다. 또한 2개의 디지털 그라운드가 있는 것에 주목한다. 이것이 가끔 필요한데 칩의 그라운드 전류가 칩의 한 끝에서 다른 끝으로 달릴 때 문제를 일으키지 않기 위해서 이다. 아날로그와 디지털 핀이 좋게 그룹 되어 있기 때문에, 그라운드 판 컷을 어디에 놓을지 결정하는 것이 매우 쉽다.

인접한 아날로그와 디지털 그라운드 핀 바로 거기서 단일 점 그라운드를 갖는 그라운드 판을 위 그림에서 본다. 일반적으로, 컷 그라운드 판이 이것처럼 사용될 때, 디자이너는 모든 디지털 칩과 관련된 부품을 컷의 한쪽에 두고 모든 아날로그 칩과 관련된 부품을 다른 쪽에 둔다. 이 방식에서 그것들의 그라운드는 그라운드 판의 바른 부분에 연결될 수 있다. 이 예에서 아날로그와 디지털 핀과 신호를 가진 유일한 장치가 ADC라는 것을 상기하자. 이제 모든 디지털 부품을 그라운드 판의 디지털 부분에 모두 놓고 아날로그 부품을 다른 부분에 모두 놓았다고 가정하자. 모두 끝난 것이 아니다. 신호 트레이스 라우팅을 고려해야만 한다.

신호 트래이스 라우팅

아래 그림에 보이는 것처럼 이 디자인에서 다른 IC에서 디지털신호가 라우팅 되는 것으로 시작한다.

이 트래이스는 아날로그 부분의 많은 부분 위로 라우트 되고 그라운드 컷을 두 곳에서 가로지른다. 대부분의 디자이너는 이것이 나쁜 형태라는 것을 알고 있을 것이다. 왜냐하면 아날로그 영역에서 디지털 트래이스가 아날로그 신호를 오염시킬 수 있기 때문이다. 이것이 진실인 반면에, 좀 더 심도 있는 문제는 종종 완전히 이해되지 않는다. AC 전류가 돌아오는 곳을 생각해 보자.

위 그림은 리턴 전류를 오랜지 색으로 보여준다. 리턴 전류가 컷을 만날 때까지 신호 트래이스를 어떻게 따르는지 본다. 컷에서 리턴 전류는 다른 쪽으로 가기 위해서 단일 점 그라운드만 경유할 수 있다. 결론적으로, 아날로그 회로 그라운드를 통해서 달리는 고주파 성분의 디지털 전류 - 우리가 피하려고 시도하는 - 뿐만 아니라 이 신호를 방사할 좋은 2개의 루프 안테나를 만들게 된다. 그라운드 컷 방법이 작동하게 하기 위해서, 디지털과 아날로그 부품이 각각의 컷 부분에 머물러야 하고 트래이스 또한 그래야만 한다. 이 요구사항들을 만족할 때 어떻게 되나? 아래 그림은 모든 신호 트래이스가 그라운드 컷을 가로지르지 않고 라우트 된 것을 보여준다. 리턴 전류는 루프 영역을 최소화 하면서 신호 트래이스 아래에서 흐른다. 왜냐하면 신호 트래이스와 그라운드 판을 분리하는 유일한 것은 PCB 두께 자체 뿐이기 때문이다.

위 그림에서 그라운드 전류를 가까이 보라. 어던 전류도 그라운드 컷을 가로지르지 않는다. 이것은 우리가 부품을 주의 깊게 배치해서 모든 연결(아날로그 또는 디지털)이 그것의 각각의 그라운드 영역 위에 있기 때문이다. 그 다음 모든 트래이스를 적절한 영역 안에 머물도록 라우트 한다. 컷을 가로지르는 전류가 없기 때문에, 컷은 어떠한 목적도 수행하지 않고 제거 될 수 있다(즉 금속으로 채워질 수 있다).

원문: Successful PCB grounding with mixed-signal chips - Part.2: Design to minimize signal path crosstalk. Mark Forunato - Sep. 10, 2012

크로스톡은 다음 몇가지 요소에 의존한다.
  로직 패밀리, 보드 디자인, 크로스톡 모드(리버스 또는 포워드), 공격자와 희생자의 양 끝 단 터미네이션 등

크로스톡을 측정하고 분석하려면, 주파수 영역 기술을 사용해서 EMI 제한 레벨과 관련된 주파수 스펙트럼에 위치한 클럭 하모닉을 관찰한다. 그러나, 상승 시간이 10% 에서 90% 레벨인 디지털 신호 에지를 시간 영역에서 측정하는 것은 다음과 같은 장점을 제공한다.

• 디지털 신호의 에지 속도 또는 상승 시간이 직접적으로 각 주파수에서 하이 레벨이 어떤지 묘사한다.

• 신호 에지(상승 시간)에 의한 속도 정의는 또한 크로스토크 메카니즘을 설명하는데 도움을 준다.

• 상승 시간은 아래 설명될 무릅 주파수(knee frequency)를 바로 계산하는데 사용된다.

디지털 신호의 주파수 영역 분석은 무릅 주파수보다 높은 주파수에서 신호는 감쇄해서 크로스톡에 영향을 별로 주지 않는다. 반면 무릅 주파수 아래에서는 회로 동작에 영향을 줄 충분한 파워를 갖는다.

Fknee = 0.5 / Trise

크로스톡 모델

신호가 공격자에 전파되면, 상호 커패시턴스와 상호 인덕턴스를 통해서 희생자에 크로스톡 전압이 나타난다. 나타난 신호는 공자자의 펄스 상승 시간과 같은 펄스 폭을 갖는다. 희생자에서 펄스는 2개로 나뉘어서 각각 반다 방향으로 전파된다.

PCB에서 크로스톡을 최소화하려면 커패시턴스와 인덕턴스 사이에 균형을 찾아야 한다. 즉 제어된 임피던스 전송선이 되어야 한다.

크로스톡 특성화

효과적인 측정을 위해서 20GHz 광대역 오실로스코프를 사용한다. DUT 구동은 고 품질 펄스 생성기 출력을 사용한다. 출력 펄스 상승 시간은 오실로스코프 대역보다 작거나 같아야 한다. 고 품질 케이블과 터미네이션 저항 그리고 어댑터 등을 사용한다. 80E40 샘플링 모듈이 설치된 텍트로닉스 8000B 시리즈는 크로스톡 측정에 적합하다. 80E40은 17ps 상승 시간, 250mV 크기, 50ohm 소스 임피던스인 TDR 스텝 생성기를 포함한 2채널 샘플링 모듈이다.

포워드 크로스톡을 측정하기 위해서 모든 라인은 터미네이션 되어 반사를 제거해야 한다. 셋업은 다음 그림과 같다.

측정된 결과는 다음 그림과 같다.

측정된 네거티프 펄스(C4)는 48.45 mV 크기를 갖는다. 공격자 크기가 250 mV이고, 크로스톡이 대략 50mV 이므로 빠른 에지가 20%의 크로스톡을 유발하였다. 이 크로스톡은 실제 로직 패밀리보다 크게 표현된다. 만약 1.5ns CMOS 게이트로 신호가 구동 되었다면 크로스톡 펄스는 더 넓고 낮아질 것이다. Math 기능을 사용해서 (신호) 획득 후 로우 패스 필터를 적용한다. M1 파형(흰색)이 그 결과를 보여 준다. M1의 수직 세팅이 필터되지 않은 파형보다 10배 더 센시티브하게 설정되어 있다.

빨간 파형(R3)은 노란색 느린 펄스(R2)에 의해 유발된 크로스톡이다. 흰색 파형(R4)은 빠른 녹색 TDR 펄스(R1)에 의해 유발된 크로스톡 이다. 파란색 파형(M1)은 흰색 파형을 필터해서 펄스 상승 시간을 느리게 한 것이다.

리버스 크로스톡만 측정하기 위해서 모든 라인은 터미네이션 되어 반사를 제거해야 한다. 셋업은 다음 그림과 같다.

측정된 결과는 다음과 같다.

크로스톡은 대략 10mV로 4% 이다. 흰색과 파란색 파형은 포스트-필터 크로스톡과 슬로우 펄스 크로스톡을 보여 준다. 둘다 6.5mV 크기를 갖는다. 상승 시간과 비교한 라인의 길이가 크기를 결정한다. 여기서는 상승 시간이 라인길이보다 길어서 최대 크기에 도달하지 못했다. 아래 그림은 200ps 상승 시간을 갖는 생성기 DG2040과 17ps 상승 시간을 갖는 80E04를 보여준다.

같은 전압 스케일(5 mV/div)이다. 공격자의 상승 시간은 상승 시간이 라인보다 길지 않다면 리버스 크로스톡에 영향을 주지 않는다.

터미네이션 영향

위에 기술된 것처럼 모든 사용되지 않는 라인을 터미네이션 하는 것이 노이즈 레벨을 최저로 유지시킨다. 그렇지 않으면 이 라인들에서의 크로스톡 펄스가 커플되어 2차 크로스톡을 만든다.

희생 라인에서 낮은 임피던스 소스의 경우 - 예들 들어 ECL 게이트로 구동되는 경우 - 를 설명하기 위해서 희생 라인을 short 터미네이셩으로 설정했다(위 마지막 경우).

텍트로닉스 어플리케이션 노트 “Time Domain Methods for Measuring Crosstalk for PCB Quality Verification”에서 발췌 요약

위 그림은 강하게 커플된 마이크로스트립(microstrip)에서 전형적인 NEXT와 FEXT를 보여준다.

가드 트레이스 통상 aggressor와 victim 사이이 패턴 폭 만큼의 spacing을 유지하며 삽입된다.

따라서 victim과 aggressor 사이의 거리(spacing)는 3 x width가 된다.

가드 트레이스에 사용되는 shorting via는 aggressor 신호 파장 1/10 간격으로 배치된다.

여기서, w = 5 mil, s = 5 mil로 하며, 사용되는 신호는 Tr = 100ps, 1V로 한다.

아래는 마이크로스트립(microstrip)에서 가드 트레이스가 있는 경우와 없는 경우,

그리고 가드가 있을 때, 터미네이션이 있는 경우와 없는 경우의 NEXT와 FEXT를 보여준다

아래는 스트립라인(stripline)의 경우이다.

다음은 가드 트레이스에 사용된 shorting via의 수를 달리한 경우를 보여준다.

파란색 - 9개, 연한 분홍색 - 5개, 녹색 - 3개, 진한 분홍색 - 양 끝만(2개)

via를 9개 이상 사용하는 것은 의미가 없다.

다음으로 아래 그림처럼 가드 트레이스의 길이가 커플링 영역보다 긴경에 대해서 살펴보자.

aggressor 신호의 Rt가 100ps인 경우 차이가 잘 보이지 않는다.

그러나, Rt를 50ps로 하면 길이 차이로 인한 효과가 잘 보인다(아래 그림)

커플링 영역 밖으로 확장된 길이를 더욱 크게 하면 100ps에서도 차이가 확연하다(아래 그림).

결론

1.  -50dB(0.3%) crosstalk 수준의 모든 고속 디지털 어플리케이션에서 guard trace는 필요없다. 이정도 crosstalk은 aggressor와 victim 사이 간격을 guard trace가 들어갈 정도로 벌려주는 것 만으로 달성할 수 있다.

2.  MS(Microstrip)에서, 끝에서만 trace가 터미네이션되거나 혹은 터미네이션되지 않은 guard trace가 사용된 경우, victim 라인에서 노이즈는 guard가 없는 경우보다 클 수 있다.

3.  잘 shorted 되더라도 guard trace는 이익이 별로 없다. shorting via를 사용하면 더 넓은 spacing을 필요로 하고 victim 라인은 더 멀어진다. 멀어지는 것 자체로 crosstalk은 더 줄어들게 된다.

4.  guard를 사용한 MS의 사용은 잠재적 이익은 거의 없고 바르지 않은 터미네이션의 위험을 제공한다. 민감한 라인은 차라리 SL(Stripline)을 사용해야 한다.

5.  SL에서, guard trace의 양 끝을 터미네이션 시키지 마라. 끝은 사용가능한 제일 작은 inductance via로 short되어야만 한다.

6.  guard trace에 대한 최적 구성은 양 끝에 shorting via를 사용하고 guard trace의 길이를 coupled region에 맞추는 것이다. SL 구조에서 사용될 때, 위와 같은 guard trace는 NEXT를 0.03%(-70dB isolation)이하로 줄인다. 이것은 guard가 없을 때의 0.3%(-50dB)와 비교된다. FEXT도 제거될 수 있다.

7.  coupling region 밖으로 guard trace를 확장시켜서 양 끝에 shorting via를 사용하는 것은 guard trace의 효과를 줄인다. 그것은 추가된 길이와 via의 유한한 inductance 때문이다.

자세한 것은 rise time과 라인의 dimension에 의존하므로, 실제 환경에서 guard trace의 실제 유용성을 확인하는 방법은 3D 시뮬레이션 밖에 없다.

* Dramatic Noise Reduction using Guard Traces with Optimized Shoring Vias, DesignCon 2013 내용 요악

Crosstalk (크로스토크)

두 개 이상의 신호선이 나란히 있을 때, 어떤 신호선에서 신호가 진행을 하면 인접한 다른 선에 미약한 신호(노이즈)가 발생하게 되는데, 이것을 ‘크로스토크’ 라고 한다. 신호선 둘 사이에는 전기적으로 기생 캐퍼시턴스와 상호 인덕턴스가 존재하는 데, 그 경로로 신호의 에너지가 새어 나가기 때문에 크로스 토크가 발생한다.

위 그림을 보면 쉽게 이해를 할 수 있다. 두 신호선을 멀리하게 되면(그림의 왼쪽) 기생 캐퍼시턴스와 인덕턴스가 줄어들게 되어 그만큼 새어나가는 에너지도 줄게 되고 크로스토크도 없어지게 된다. 일반적 신호선 굵기의 3배 이상을 띄우면 크로스토크가 거의 없다고 본다(3W 룰). 또한 서로 같이 달리는 구간의 길이를 짧게 하는 것도 크로스토크를 줄이는 방법이다.

신호선의 전기장 분포를 보면 신호선과 리턴 경로 사이에 가장 많이 분포를 하고 신호선과 멀어질수록 가우스 분포를 그리면서 줄어들게 된다(위 그림에서는 편의상 가우스 분포로 그리지 않았다). 전기장의 모양이 가우스 분포를 이룬다는 것은 리턴 경로에서 전류가 신호선 바로 아래에 집중되어 있다는 의미이다. 즉 리턴 경로에 아무리 넓은 도체를 사용한다 하더라도 실제로 리턴 경로로 사용되는 부분은 신호선 아래의 일부 영역뿐이다. 

인접 신호선으로부터 유기된 신호(노이즈)에 대해서 살펴보자. 유기된 신호는 원래 신호를 출발시켰던 쪽(NE; near end)과 신호의 목적지 쪽(FE; far end)으로 진행을 한다. NE 쪽에서는 유기된 신호가 크로스토크가 발생하는 구간의 2 배의 펄스 폭을 가진 신호를 목격하게 되고, FE 쪽에서는 펄스 폭은 원래 신호의 rise time이지만 크기는 NE보다 큰(크로스토크 구간에 비례하는) 신호를 목격하게 된다.

아래 그림은 크로스토크(xtalk) 상황에서의 파형을 보여 준다. t는 크로스토크가 발생하는 구간의 시간적 길이이다.