|
|
원 포인트 레슨 2016. 9. 6. 22:00
굽힘 또는 꼬불림과 관련된 고밀도, 고속, 디퍼런셜 스트립라인 PCB 라우팅에 대한 실용적 디자인 고려사항
소개
SI 엄지 규칙은 종종 적용 불가 하다.
- 많은 규칙들이 고밀도, 고속 디지털 시스템에 사용되는 것과 많이 다른 패키지 지오메트리에 적합한 마이크로웨이브나 RF에서 유래되었다.
- 여기서 주제인 스트립라인 굽힘 디자인 규칙이 그 한 예이다.
엄지 규칙은 90도 코너 보다 45도(miter)를 사용하라고 말한다.
- 또는 뾰족한 어떤 각 대신에 곡선(arc)을 사용하라고 한다(지나치게 보수적으로는 대부분의 어플리케이션에 적용하라고 한다).
- 미터(miter)의 정의에 대한 많은 혼동 ● 많은 사람이 90도 코너의 기울기를 45도로 바꾸는 것을 미터라고 생각한다. 그러나 그것은 모따기(chamfer)이다.
● 미터는 결합 객체 사이에서 결합 면에 기울기를 주는 것이다.
● 이기서 미터 굽힘은 45도 굽힘이다. 두 굽힘은 90도 회전을 구현한다.
뾰족한 코너는 일반적으로 구현되지 않는다.
- PCB 디자인 소프트웨어는 대부분 거버 포맷으로 사용된다.
● 스트립라인 경로는 원형 어퍼추어를 경로를 따라 스윕하는 것으로 정의된다.
● 90도 회전의 안쪽 코너는 뾰족하고, 바깥쪽 코너는 원의 반경을 갖는다.
다른 굽힘 구조를 갖는 스트립라인의 측정된 결과는 놀랍다.
- 꼬불린 선의 사용에 더 좋은 규칙을 정하기 원한다
● 이것은 어려운 문제다. 여기서 결과는 이해 이상의 수단을 넘어 좋은 가이드를 제공하길 바란다.
- 또한 스트립라인 길이 튜닝을 쉽게 하기 위한 방법을 조언하는데 (참을 만한) 작은 수로 굽힘을 사용하길 원한다.
PCB 굽힘
PCB에서 스트립라인 굽힘은 몇 가지 경우에 필요하다
- 채널 라우팅을 위해 핀 영역에서 빠져 나올 때
- 핀으로 입출은 짜임새 있게 되어 있지 않아 굽힘/회전의 구현이 필요하다.
- 어떤 네트는 전기적 타이밍 요구사항을 만족시키기 위해 추가 길이가 필요하다.
● 꼬불림(meander) 또는 뱀(serpentine) 패턴은 같은 의미이다.
꼬불림 패턴을 위해서, 가장 작은 (수) 굽힘인 트롬본 패턴 또는 더 많은 굽힘을 가진 아코디언 패턴을 사용한다.
- 실제로, 구현은 사용 가능 라우팅 면적, 개인적 기준 등에 따라 매우 변할 수 있다.
PCB 테스트 구조 정의
90도와 미터(2개의 45도 회전을 가진 90도)를 가진 트롬본과 아코디언 패턴으로 12인치(300mm) 패턴 디자인
- 트럼본 패턴은 단지 하나의 아래-위 패턴을 갖는다.
- 아코디언 패턴은 34개의 뱀 패턴, 136 + 1 굽힘을 갖는다.
- 패턴은 균일성을 위해 3번 반복된다.
보드는 저손실 Isola FR408 (Er=3.65, TanD=0.01) 와 타이트한 3313 위브(섬유 위브 스큐 최소화) 사용
스트립라인, 모두 디퍼런셜, 5mi(0.127mm) 폭에 10mil(0.254) 간격
~100ohm 디퍼런셜 임피던스를 얻기 위해 유전체 두께 ~5mil(0.127mm) 사용
고대역 G-S-G-G-S-G 마이크로웨이브 프로브 사용 
PCB 테스트 구조 측정 결과
아코디언 패턴은 17.5GHz에서 눈에 띄는 뾰족한 삽입 손실을 갖는다.
- 90와 45도 굽힘에서 각각 대략 7과 2.5 dB이다.
3 패턴 모두에서 ~18GHz까지 거의 일정한 결과를 갖는다.
굽힘에 대한 X-ray 이미지를 살펴 보았다.
- PCB 벤더의 강하된 디자인은 뾰족한 코너를 제거할 수 있다(산(acid) 포획 회피).
- (디자인 상의) 뾰족한 코너는 어느 정도 식각되어 없어진다.
- PCB 소프트웨어는 실제로 표쪽한 코너를 만들 수 없다. 즉, 거버 포맷은 원형 아크로 코너를 만든다.
이번 보드에서 90도 굽힘은 안쪽 코너와 바깥 코너의 곡선에 언더-에치가 있었다.
PCB 테스트 구조 시뮬레이션 결과
아코디언 스타일 구조의 3D full-wave EM 모델 제작
- 90도와 45도 굽힘 모두
- 구조의 1/34만 모델링 한 후 수학적으로 연결해서 완전한 구조 모델 형성
- 전기적 파라미터로 제조사의 적층 규정 적용. 그런 다음 측정된 삽입 손실과 매칭을 위해 표면 거칠기 조정
측정된 것과 같은 주파수에서 삽입 손실이 떨어지지만 크기가 작다.
- 4 대 7 dB 와 1.5 대 2.5 dB
시뮬레이션은 소소한 공진은 보여주지 않는다.
- 그라운드 연결 비아/판 공진이 이것을 유발한다고 믿는다.
반복 구조의 행동
PCB 굽힘 구조가 주기적이다.
- 실제 반복 구조는 뱀 구조의 절반이다. 즉, 34개의 뱀에는 68개의 반복 구조를 갖는다.
90도 굽힘을 갖는 이번 34개 구조의 근사에 간단한 회로가 사용되었다.
- 15fF 커패시터를 그 사이에 갖는 68개의 lossy 전송선은 17.5GHz에서 9dB 하락의 측정과 매치된다.
주기적 전기적 행동은 몇 가지 요소에 의해 영향 받는다.
- 작은 아래-위 반사는 N(=68) 패턴의 배수를 갖는다.
- 뾰족한 하락은 반 파장의 배수에서 발생한다.
- 리액턴스는 고주파에서 커지고 하락의 크기도 증가한다.
- 전송선 손실은 주파수와 함께 증가해서 하락 크기를 감소시킨다.
뱀 구조뱀(serpentine) 예
- 주기적, 최대 7개의 동일 꼬불림 패턴(14개 반복 구조)
● 이것은 패턴을 복사하거나 PCB 소프트웨어 자동 생성으로 만든다
- 더 긴 꼬불림 패턴은 더 낮은 주파수에서 공진을 유발한다.
조그아웃(jog-out) 예
- 인라인 핀 영역에서 탈출은 핀 영역 피치(여기서는 1mm)와 같은 디퍼런셜 핀 미스매치를 유발한다.
- 전형적으로 라인 길이를 같게 하기 위해서 많은 조그아웃이 필요하다.
- 여기서 느슨한 커플링 스트립라인을 가정한다. 타이트하게 커플시키면 다른 문제가 있다.
뱀 구조 예
고정된 스트립라인 길이에서 뱀 수의 변화
- 예상되는 주파수에서 첫 반 파장 공진을 볼 수 있다.
- 더 높은 차수 공진은 작거나 존재하지 않는다.
● 반복 패턴 안에서 2개의 불연속을 반복 패턴을 갖기 때문일 것이다.
● 또한 커패시턴스가 lumped하기 보다 distributed하다.
인접 구조 거리
- 고 차수 하모닉에서 공진 크기가 증가하는 것을 볼 수 있다.
- 여기서 모델은 단지 23 커플 영역 중 11개만 캡쳐한다(총 길이 12인치(300mm)에서 24 꼬불림 패턴).
스트립라인 폭의 변화는 공진 크기를 크게 증가시킬 수 있다
- 더 큰 불연속과 더 낮은 스트립라인 손실 모두 함께 행동한다.
- 다시, 더 높은 주파수 공진은 놓쳤다.
뱀 구조 연구 요약
전형적으로, 꼬불림 라인은 성능에 영향이 없다.
- 그러나 위험한 분야가 조금 있다.
다음으로 위험을 줄인다
1. 90도 보다는 45도 굽힘을 사용
2. 많고 작은 뱀 패턴(아코디언) 보다는 적고 긴 패턴(트럼본)을 사용
3. 반복 패턴을 사용하지 않는다 – 작은 길이 조정이 유리하다 할 지라도
4. 인접 패턴을 너무 타이트하게 밀집시키지 마라
5. 넓은 라인(5mil 이상 또는 0.127mm 이상)을 사용할 때 주의 한다
백조그(back-jogs)로 핀 영역 스큐 교정
몇 개의 스트립 라인 굽힘은 일반적으로 문제를 일으키지 않는다
이 결과를 이용해서 조그아웃을 줄이거나 감소시킨다.
- 핀 영역 스큐를 줄이기 위해 백조그 사용
핀 열 사이에서 채널 라우팅을 위해 핀 영역에서 45도 경로 탈출한다.
- 백조그는 3개의 같은 짧은 길이를 갖는 세그먼트를 사용한다.
- 이 접근법과 다른 변형이 가능하다
- 최대 스큐는 0.707 x 핀 피치
- P/N 스트립라인을 슬라이드해서 서로 가깝해서 스큐를 더 줄인다.
- 최소 스큐는 핀 피치와 스트립라인 두께에 달려 있다.
백조그 전기적 성능
표준 대 백조그 핀 영역 탈출 시뮬레이션
- 2.5mm 두께 PC, 0.254mm 직경 비아, 0.33mm 비아 스텁, 0.66mm x 1.65mm 타원형 안티패드 가정
백조그는 다소 큰 리턴 손실을 갖지만 파수 의존적 스큐가 더 작다
- 안티패드 형상이 백조그 리턴 손실을 줄일 수 있다고 믿는다.
백조그 사용 예
사용된 PCB 소프트웨어에서 백조그를 수동으로 레이아웃하기 어려웠다.
- 대신에 (케이던스) SKILL 프로그램을 사용해서 자동화 했다.
예는 1mm 핀 피치, 0.076mm 폭, 0.152mm 간격 가정한다.
스큐는 핀 영역 탈출과 굽힘에서 기인한다.
- 문서 상의 스큐 공식
- 예는 표준(왼쪽)과 백조그(오른쪽)에서 조그아웃이 줄어들거나 없어질 수 있음을 보여준다.
요약
꼬불린 라인은 데이터 속도 10Gbps까지 문제가 되지 않을 것으로 예상된다.
- 더 높은 데이터 속도에서는 좀 더 부지런해야 한다.
위험을 줄이기 위해서, 미터(45도)를 사용하고, 완벽히 반복되는 패턴의 많은 반복을 피한다.
더 넓은 스트립라인을 사용할 때 주의한다.
인접 뱀 패턴을 너무 가깝게 배치하지 않는다.
조그아웃을 줄이거나 없애기 위해 백조그 사용을 고려한다.
원문: Practical Design Considerations for Dense, High-Speed, Differential Stripline PCB Routing Related to Bends, Meanders and Jog-outs. DesignCon 2014.
원 포인트 레슨 2016. 9. 3. 20:21
어떤 분이 교육을 받던 중에 90도 라우팅과 관련된 이야기가 나왔다고 합니다. 문제는 아래 3개 중에서 가장 좋은 것을 고르라는 내용 이었답니다.
1. 직각 2. 45도 3. 곡선 교육은 받으신 분은 3번을 선택했고, 강사님은 2번이 정답이라고 했다고 합니다. 이유는 가장 현실성 있고, VIA의 배치나 공간상의 잇점이 있기 때문이었다고 합니다. 즉 이론상은 3번이 좋지만, 현실상은 2번이라고 강사분께서 이야기 했다고 합니다.
여기서, 제 의견을 말씀 드리겠습니다. 이론적으로 가장 좋은 것은 3번이 맞습니다. 신호선 주변의 전자기장 분포를 생각해 볼 때 변화의 크기가 제일 적은 적은 것이 품질이 가장 좋습니다. 곡선이 변화가 제일 적을 것입니다. 그런데, 여기서 중요한 부분은 그 품질 차이가 유의미한 품질 차이인가 입니다. 품질 차이를 느낄 수 없다면 그것이 곡선이든 직선이든 무슨 상관 있겠습니까?
예들 들어 우리의 눈은 60Hz 주기로 꺼짐과 껴짐이 반복되는 LED를 켜진 것으로 봅니다. 즉, 꺼진 줄 눈치채지 못합니다(항상 켜져 있는 것 보다 밝기는 약하겠지만). 만약 10Hz 정도로 꺼짐과 켜짐이 반복 되었다면 LED 불빛의 떨림을 감지 할 수 있을 것입니다. 자 그럼 120Hz로 더 빠르게 한 것이 60 Hz와 차이가 있을까요? 240Hz는요? 우리가 느낀다면 의미 있는 것이지만 느끼지 못한다면 같은 거라고 보아도 될 것입니다. 그럼, 칩 입장에서 들오는 신호가 똑 같이 보인다면 그 신호가 지나온 경로의 차이가 의미가 없는 것이고, 칩에서 보았을때 신호가 다르게 보인다면 경로의 차이는 의미가 있는 것이라고 볼 수 있을 것 입니다. 아래 50mm x 50mm 보드에 30mm 길이를 갖는 3개의 선이 있습니다. 유전율은 4.2이고 손실계수는 0.02 이며 트래이이스 폭은 0.13mm에 51ohm 입니다. 
위 3 신호 선의 S21(전달)특성은 아래와 같습니다. 
10GHz까지 특성이 같은 것을 볼 수 있습니다(너 높은 주파수 까지 올라가면 다소 달라 질 수 있습니다).
다시 정리를 하자면, 우리가 흔히 사용하는 디지털 신호 범위 내에서 직각/45/곡선은 모두 같습니다. 왠지 직선은 나쁘고 곡선은 좋을 것 같다는 것은 너무 이론적인 생각에 지배된 결과인 것 같습니다.
잘 생각해 보면, 꺽인 구간은 시간으로 환산 하면 1ps 이하 될 정도로 짧은 시간 입니다. 이 시간에 커진 C 값을 느낄 정도면 신호가 어마무시하게 빨라야 할 것 입니다.
전송선이 아닌 회로(예들 들어 매칭 회로)로서 선에서 아주 짧은 길이도 매우 중요 합니다. 왜냐하면 매칭 특성서이 달라집니다
교육을 받으신 분이 궁금해 하는 또 다른 것은 곡선이 이론상 좋지만 많은 사용자들이 사용하는 툴인 PAD의 사용 상의 제약으로 인해 45도 설계를 권장하는 것이 현재 아트웍 업계의 관례가 아닌지, 그래서 Allegro 같은 곡선 설계도 잘 할 수 있는 툴을 사용 하면 곡선으로 최적 설계가 될 수 있는것 아닌 지에 대한 것 입니다.
일상적인 디지털 신호 범주에서는 차이가 없음은 위에 설명 하였습니다. 그런데, 옛날에 만들어진 많은 PCB 설계 가이드를 보면 45도가 90도 보다 좋으니 45도 그리라고 되어 있습니다. 그리고 대부분의 분들이 맹신적으로 그것을 따르고 있습니다. 우리나라 PCB 설계하시는 분들의 대부분이 PAD를 사용하는 것은 맞는 것 같습니다. PAD는 SOHO용 툴이라 Enterprize급인 Expedition이나 Allego보다 여러 면에서 성능이 떨어지는 것은 사실입니다. 그리고 Allegro를 사용하면 쉽게 원형 설계, ARC 설계 등을 할 수 있는 것도 사실 입니다. 실제로 알레그로에서 ARC로 라우팅해도 어려울 것이 별로 없습니다. 그런데, 많은 알레그로 사용자 분들도 굳이 일부러 ARC로 하지는 않는 것 같습니다(제 추즉은 기존에 45도로 하던 습관이 계속 되는 것 같습니다). 공간 제약 등으로 ARC를 사용해야 라우팅에 유리한 경우가 흔하진 않지만 가끔 있습니다. 그런 경우에 ARC를 사용하는 것 같습니다. 그리고, 6Gbps 이상을 신호를 전송하는 고속 직렬 통신 신호선은 ARC를 많이 사용합니다. 질문자 분계서 말씀하신 최적화를 위한 예 입니다. 그런데, 8/10/12Gbps 이상의 속도가 되면 신호선 곡선 처리보다 패드 처리나 via 처리 등 다른 더 중요한 부분들이 있습니다.
다시 질문에 답변드리자면, 알레그로 같은 툴을 사용하면 곡선 설계도 잘 할 수 있고 최적화 할 수 있습니다. 다만 대부분의 디지털 보드는 곡선 설계로 신호 성능이 체감적으로 좋아지지는 않습니다. 다르게 보면 90도로 그려도 체감적으로 나빠지지도 않습니다. 다만 미관적으로 좋지 않고 직선은 면적도 많이 차지 합니다. 통상은 직선 위주의 라우팅이 작업 속도도 빠르고 직관적인 면에서 유리합니다. 하여 직선위주로 작업을 하되 꺽이는 곳은 45도를 적용하는 것이 일반적인 PCB 라우팅 방법이고, 이 방법은 적절한 방법인 것 같습니다. 강사분도 이런 현실성에 바탕을 둔 답을 하신 것 같습니다.
마지막 질문은 45도가 관례가 된 이유가 45도로 설계하더라도 공정상의 문제, CAM 상의 문제로 인해 정확히 45도가 아닌 135도 이상의 ARC를 가지게 되기 때문에, 결국 상관이 없지 않는지...
재밌는 부분은 IC 칩 내부에서는 대부분의 선들이 직선으로 처리 됩니다. PCB 툴은 선(line) 베이스이고 IC 툴은 다각형(polygon) 베이스 입니다. 따라서 PCB는 어떤 작은 원을 그어서 배선을 합니다. 볼펜으로 그렸다면 생각하면 이해가 쉬울 듯 합니다. IC는 종이에 칼로 긴 사각형을 그려 오려내어 붙였다고 생각하면 쉬울 듯 합니다. 그럼 IC 내 배선들은 직각을 띄고 있을 까요? 멀리서 보면 직각 맞습니다. 가까이서 보면 직각 부분이 라운드가 됩니다. 볼펜으로 그린 것 처럼요. 이는 노광 및 식각 과정이 디지털처럼 무 자르듯 되는 것이 아니라 번짐 현상이 있기 때문입니다. PCB는 처음부터 원을 그은 것이라서 직각이 될 수 없습니다. 물론 번짐이나 과도한 식각 같은 현상도 있습니다. 그런데, 그것으로 45가 135도가 된다는 것은 좀 억지스런 주장 같습니다. 큰 틀로 보면 45도는 45도 입니다. 위에 말씀드렸듯이 매우 작은 부분이 확대되어 그것을 곡선으로 볼 정도면 매우 짧은 시간이고 그것은 일반적인 디지털 신호 영역을 넘어서는 부분입니다.
유사 참고 자료: Delay Tune(트럼보닝)
원 포인트 레슨 2016. 8. 21. 22:00
구리 무게가 어떤 정확한 두께를 제공하고 PCB 제조 과정 동안에 줄어들지 않을 것이라는 오해가 있다. 예들 들어 1oz = 35um 또는 0.5 oz = 18um라고 생각한다.
그러나, IPC-6012는 카퍼 포일과 허용된 커퍼 포일 오차에 기반해 도금된 후의 카포 피일 그리고 연속된 처리 동안 도금 카퍼의 감소에 대한 허용 가능한 최소 두께에 대해서 자세히 다루고 있다. 아래는 몇 개의 표준 카퍼 무게와 허용 최종 두께를 보여 준다.
필요로 하는 것과 바르게 규정하는 것을 이해하는 것은 치명적이다. 그렇지 않으면 과도하거나 부족한 규정으로 디자인에 과도한 비용을 초래할 수 있다.
처리 후 안쪽 층 포일 두께
베이스 카퍼 무게 |
처리 후 최소 값 |
1/2 oz.
|
11.4
um |
1 oz.
|
24.9um |
2 oz.
|
55.7um |
도금과 처리 후 바깥 도체 두께 베이스 카퍼 무게 |
처리 후 최소 값 (클래스 2)
|
처리 후 최소 값 (클래스 3) |
1/2 oz.
|
33.4 um
|
38.4 um
|
1 oz.
|
47.9 um
|
52.9 um
|
2 oz.
|
78.7 um
|
83.7 um
|
원 포인트 레슨 2016. 8. 20. 22:00
전기적 관점에서 유전율이나 손실율을 우선 감안해야 하지만, 제작을 위한 물리적 관점에서 우선 다음 항목을 중점으로 고려해야 한다:
원 포인트 레슨 2016. 8. 15. 22:00
그라운드란? 1. earth를 통하는 전류 리턴 경로
2. 에너지 소스로 전류를 돌려보내는 경로의 한 종류  earth ground 심볼
Earth 그라운드 개념
전기 시스템의 초기 개발자들은 땅이 전기적으로 중립체(neutral body)라는 것을 이론화 했다. 주워진 시간에 땅을 통해 분포하는 양과 음의 전하의 수는 같다. 전기적으로 중립이기 때문에 0 전위로 생각될 수 있고 전압 측정에서 편한 기준으로 삼았다. 전압기가 단지 두 점간의 전위 차이를 읽는다는 것을 알면, 절대 측정은 땅을 기준으로 할 수 있다.
National Electrical Code의 정의에 의하면, 진짜 earth ground는 최소 8피트(2.4m)의 깊이로 땅에 도체 파이프나 막대기를 물리적으로 구성해야 한다. 아래 그림은 이 개념을 보여주며, 여기서 땅은 발전 시스템의 최저 전위 점으로 도전 전류 리턴 경로로 사용된다.
그라운드를 전류 리턴 경로로 사용하는 전송 시스템
전형적인 전원 공급 장치 그라운딩 에러
아래 그림은 전공 공급 장치의 전면 패널이다. 전원 공급 장치는 가변 전원 배터리로 표현되었다. +, -, ground 3개의 단자가 있다. Ground 단자는 장치의 케이스에 연결되어 있고, 장치는 실제 earth에 연결되어야 한다. + 단자와 ground 단자는 에너지 소스(배터리)에 대한 전류 리턴 경로를 완성하지 못해서 전류가 흐를 수 없다.  리턴 경로를 완성하기 위해서 + 단자와 - 단자가 사용되어야 한다.
- 단자를 리턴으로 사용하는 + 전압 공급 장치와 + 단자를 리턴으로 사용하는 - 전압 공급기를 연결해서 부하 전류에 대한 공통 리턴 경로를 형성할 수 있다.
 이 공통 리턴이 회로도에서 그라운드로 보일지라도, 그것은 공통, 부동, 또는 리턴 이다.
전류 리턴 경로 심볼의 예
에너지 소스로의 전류 리턴 경로가 꼭 earth ground일 필요는 없다. 그것은 단순한 와이어, 금속 샤시, 인클로저 등이 될 수 있다. 리턴은 모든 경우에 있어서 최저 전위 점이기 때문에, 땅은 회로 전압 측정에 있어서 편한 기준이다.
Earth 그라운드를 사용해서 쇼크 위험 보호
높은 전압이 요구되고, 샤시 그라운드나 메탈 프레임이 리턴 경로로 사용되는 경우, 그라운드가 소홀하면 위험한 조건이 만들어질 수 있다. 부하 회로가 메탈 인클로저를 샤시 그라운드로 사용할 때, 인클로저와 earth 그라운드 사이에 높은 전압을 초래하는 저항성 누설 경로가 존재할 수 있다. 무심코 earth-ground된 물체인 수도관과 인클로저를 동시에 만지면, 심각한 쇼크를 유발한다. 그런 조건이 아래에 있다.
 누설 경로에 의해 쇼크 위험이 만들어진다
아래 그림에서 earth 그라운드가 부하 인클로저에 연결되어, 수도관과 인클로저가 같은 전위를 갖게해서 쇼크 위험을 없앤다. 유사한 위험 조건이 가전 제품의 설치에서도 나타날 수 있다. 이것 때문에 세탁기나 건조기 같은 가전제품 프레임이 earth 그라운드에 연결되어야 한다.
 쇼크 위험을 없애기 위해 earth ground를 사용한다
그라운딩 고려사항
가장 공통된 노이즈 문제는 좋은 그라운딩 실현이 부족한 큰 규모의 전자 시스템에서 나타난다.
그라운드 연결에 몇 개의 지점이 사용되면, 지점 간의 전위 차가 전압을 읽는 것에 에러를 일으키는 "그라운드 루프" 문제를 유발할 수 있다. 아래 예에서는 2개의 분리된 새시 그라운드가 사용되었다. Vg는 에러 전압을 나타낸다.
 그라운드 루프 생성
그라운드 루프가 존재하거나 그라운드가 빠진 것에 대해 공통된 신호는 회로에 유도된 파워 라인(60Hz) 노이즈를 나타낸다. 복잡한 전자 시스템에서 그라운드 루프를 찾고 제거하는 것은 어렵고 좌절할만한 일이다. 이것은 많은 경험을 통해 얻어지는 전문적인 것을 요구한다. 이것이 많은 경우에 그라운딩을 "흑마술"이라고 부르는 이유이다.
기본 그라운딩 연습 a. 회로 그라운딩
이상적인 "단일 점 그라운드" 개념은 그라운드 루프가 만들어지지 않게 보증한다.
 단일 점 그라운드 개념
b. 그라운드 버스
단일 점 그라운드에 대한 적절한 대체로 버스 바를 사용할 수 있다. 버스 바는 전원 공급 장치에서 부하로 최대 전류를 전달할 수 있는 저항이 낮은 두꺼운 와이어나 구리이다. 버스 바는 회로를 따라서 확장되어 다양한 지점에서 편리하게 연결될 수 있다.
 버스 바 리턴
c. 디지털/아날로그 그라운드
분리돼어야 하고 한 점에서만 연결한다.
원 포인트 레슨 2016. 8. 13. 10:00
전이(transition)와 합성곱(convolution) 시뮬레이터는 그 동작에 있어 스파이스(SPICE)와 비슷하다. 그것들은 해석하려는 회로의 전류와 전압의 시간 의존성을 표현하는 편미분 방정식 세트를 푼다. 결과는 시간, 가능성, 스윕 변수에 대한 비선형 분석이다.
전이와 합성곱 옵션 사이의 주요 차이는 아래에 논의되는 회로의 분포(distributed)되고 주파수 의존적인 요소를 각 해석이 어떻게 특성화 하느냐에 달려있다.
전이(트랜지션) 해석
전이 해석은 완전히 시간 영역에서 수행된다. 그래서 마이크로스트립 요소나 s-파라미터 요소 같은 분포된 요소의 주파수 의존적 행동을 고려할 수 없다. 따라서, 전이 해석에서, 그런 요소는 단일 (lumped) 등가, 분산 (dispersion )이 없고 일정한 손실을 갖는 전송선, 쇼트 회로, 오픈 회로같은 단순하고 주파수 독립적인 모델로 표현되어야 한다. 이런 가정과 단순화는 저주파에서 매우 합리적이다.
합성곱(컨벌루션) 해석
합성곱 해석은 모든 분포된 요소를 주파수 영역에서 표현한다. 따라서 그것들의 주파수 의존적 행동을 고려한다. 많은 RF와 마이크로웨이브 분포 요소의 특성화는 주파수 영역에서 가장 잘 완성된다. 왜냐하면 이 요소들에 대한 정확한 시간 영역 등가를 항상 얻을 수는 없기 때문이다.
합성곱은 모든 분포된 요소로부터 주파수 영역 정보를 시간 영역으로 변환 한다. 이때 이런 요소들의 임펄스 응답의 결과를 효과적으로 얻는다. 요소 단자의 시간 영역 입력 신호는 그 요소의 임펄스 응답과 엮여서 출력 신호를 만든다. 비선형 요소를 포함해서 정확한 단일 등가 모델을 갖는 요소는 임펄스 응답을 사용하지 않고 시간 영역에서 완전히 특성화될 수 있다.
노트. 합성곱 해석에서, 정확한 시간 영역 모델 또는 합성곱 중 하나를 사용해서 모든 요소가 완전 주파수 영역 모델로 특성화 될 수 있다. 그러나, 합성곱 시뮬레이션의 결과와 같은 회로의 전이 시뮬레이션 결과 사이에 작은 차이가 있을 수 있다.
전이/합성곱 시뮬레이션 처리 과정
1. 사용자가 시간 스윕 범위, 허용 오차, 반복(iteration) 제한 등을 규정한다. 2. 0 시점에서 시스템 솔루션을 결정하기 위해 DC 해석을 수행한다. 3. 시뮬레이터 내부에서, 중단점 테이블이 만들어져서 주파수 영역 장치와 데이터를 다룬다. 독립 소스 파형은 프로그램 계산 시간 단위와 일반적으로 일치하지 않는 뾰족한 전이를 자주 갖는다. 불연속 선형 (piece wise linear) 소스 같은 경우가 그렇다. 중단점 테이블은 독립 소스의 모든 전이 점의 정렬된 리스트를 포함한다. 시뮬레이션 동안, 다음 시간 점이 중단 점의 하나와 충분히 가까울 때마다 시간 간격이 조정되서 정확한 중단 점에 앉착한다. 이것은 전이 주변에서 불필요한 시간 간격 감소를 예방한다. 4. 내부 제어 변수는 현재 시간을 업데이트하고 독립 소스의 값이 그 시간에서 계산된다. 5. 수치 반복을 통해서 방정식 시스템을 풀기 위한 시도가 이루어진다. 반복 수가 max iterations per time point를 넘으면, 시간 점이 줄어든다. 새로운 시간 점이 받아들여질만 하면 해석은 4 단계를 반복한다. 6. 수렴을 따라, 국부 반올림 에러가 계산된다. 특별한 설정이 없으면 에러를 예측하기 위해 기본 trapezoidal 반복 법이 사용된다. 7. 시간 단위 간격이 계산된다. 기본으로, 시간 단위는 반올림 예측 법을 사용해서 계산된다. 8. 에러 오차는 국부 반올림 에러 오버예측 요소에 있는 값과 비교된다. 에러가 허용제한 안에 있으면 결과가 저장되고 해석은 다음 시간 점에서 계속된다. 그렇지 않으면 해석은 더 작은 시간 단위에서 반복된다. 9. 사용자가 규정한 시간 스윕 때까지 단계 3에서 9까지 반복된다.
원 포인트 레슨 2016. 8. 12. 22:00
간단히 convolution의 의미에 대해 말하자면 시스템에 메모리가 있는 경우 한 시스템의 출력이 현재 입력에 의해서만 결정되는
것이 아닌 이전 입력(causal system 이라면)에 의해서도 영향을 받기 때문에 그에 대한 출력을 나타내기 위해 하는
연산이다.
예를 들어 종(鍾)을 LTI(Liner Time Invariant) 시스템이라고 가정한다면 종을 한번 치면 그 소리가 치는 순간만 나는게 아니라 치는 순간에 소리가 크게 났다가 점점 소리가 감쇠되며 작아진다.
이해를 돕고자 그림으로 나타내면 다음 그림의 첫번째 경우와 같다. 종을 한번 탕 치는 것을 impulse 입력이라 하고 한번 종을 쳤을 때 나는 소리를 삼각형으로 나타냇다.
그런데 종을 한번 치고 다시 치면 어떨까? 그림의 두번째 경우는 처음 종을 치고 잠시 후 이전보다 약하게 친 경우이다. 이 때는
종소리를 Linear system으로 가정했기 때문에 이전의 입력에 의해 나고 있는 소리에 현재 입력에 의해 나는 소리가 더해져
나타난다. 그리고 이것은 impulse 입력과 종소리의 convolution 과 같은 결과가 나올 것이다.
따라서 convolution은 한 LTI 시스템에 대해 현재와 이전의 입력에 대한 출력을 계산하기 위해 수행하는 것이다.
그림의 두번째 경우를 보면 왜 컨볼루션을 할 때 system이나 입력중 하나를 반전시켜야 하는지에 대해 알 수 있다.
한 시스템에 시간적으로 앞선 입력을 먼저 넣고 그 후에 시간적으로 나중에 발생한 입력을 넣어야 올바른 출력을 얻을 수 있기 때문에 시간적으로 앞선 입력을 먼저 넣기 위해 입력을 반전시키거나 시스템을 반전시키는 것이다.
원 포인트 레슨 2016. 7. 11. 22:00
EMI 개요
전자 장치의 동작에 간섭하는 전자기파를 노이즈라 부른다.
전달 경로에서 노이즈를 없애는 수단은 쉴드와 필터를 포함한다.
쉴드와 필터를 효과적으로 작동시키기는 데 그라운딩이 중요하다.
전자기 노이즈를 유발하는 메커니즘
노이즈 소스의 기원
노이즈를 일으키는 메커니즘에 따라 즉 다루어야 할 노이즈의 타입에 따라서 노이즈 억제 방법이 다르다.
노이즈를 효과적으로 억제하려면, 간섭을 일으키는 노이즈를 조사할 필요가 있고 원인에 따라 적절한 수단을 선택한다.
노이즈 소스 3가지:
신호
전원
서지
디지털 회로가 만드는 노이즈
디지털 회로를 동작시키는 전류는 하모닉을 포함하며 그것은 자체로 노이즈 원이 될 수 있다.
노이즈 전류는 신호 선 뿐만 아니라, 전원과 그라운드로 흘러서 커먼 모드 노이즈를 유발한다.
노이즈는 신호 선 뿐만 아니라, PCB나 케이블 같은 다양한 곳에서 안테나를 형성하여 방사될 수 있다.
디지털 회로에서 방사되는 노이즈는 동작 주파수의 정수 배와 관련이 있다. 이것을 하모닉이라고 부른다.
디지털 신호의 하모닉
디지털 신호는 하모닉으로 구성된다.
신호 파형은 낮은 차수 하모닉으로 구성될 수 있다. 원치 않는 고차 하모닉은 노이즈를 유발하기 쉽다.
상승 시간은 고차 하모닉의 레벨에 큰 영향을 준다.
EMI 억제 필터는 원치 않는 하모닉을 효과적으로 제거할 수 있게 한다.
노이즈 문제를 복잡하게 하는 요소
공진과 댐핑
공진은 직렬 공진 또는 병렬 공진일 수 있다.
직렬 공진은 공진 주파수에서 임피던스를 최소(이상적으로는 0)로 만든다.
병렬 공진은 공진 주파수에서 임피던스를 최대(이상적으로는 ∞)로 만든다.
공진 주파수에서, 노이즈는 그 최대 전압 또는 전류 때문에 문제를 유발할 수 있다.
공진을 억제하는데 댐핑 저항 또는 페라이트 비드가 사용된다.
노이즈 전도와 반사
전송선 이론은 전기가 파로서 진행하고 반사된다고 생각한다.
와이어링의 특성 임피던스와 부하 임피던스 사이의 변화는 반사를 일으킨다.
반사는 와이어링에 정재 파를 유발해서 임피던스가 다르게 보이게 하거나 공진을 유발한다.
와이어 길이가 1/2 파장을 형성하는 주파수 간격에서 이런 공진이 주기적으로 발생한다.
노이즈 전도를 멈추기 위해서, 큰 반사 또는 내부 감쇄 등 2 가지 방법이 있다.
부품의 특성은 S-파라미터로 표현될 수 있다.
소스 임피던스
소스 임피던스는 Power Integrity에 대한 하나의 지표이다. 소스 임피던스를 낮추는 것이 바람직하다.
낮은 소스 임피던스는 전원 전압의 요동을 억제한다. 그것은 안정적인 동작, Signal Integrity, 노이즈 감소 등에 효과적이다.
소스 임피던스를 줄이기 위해서 디커플링 커패시터를 효과적으로 사용한다. 커패시터 외에 와이어링 디자인도 중요하다.
공간 전도와 그 대응 수단
공간 노이즈 전도와 그 대응 수단
정전기 유도는 전압으로 유발된다.
전자기 유도는 전류로 유발된다.
상대적으로 먼 거리는 라디오 파를 통해서 유도된다.
위 유도를 차단하기 위해서 쉴드가 사용된다.
쉴드 없이 유도를 차단하기 위해서 도체 전도 영역에서 EMI 억제 필터를 사용한다.
노이즈 안테나
안테나는 도체 전도와 공간 전도 사이에 중개자 역할을 한다.
기본 안테나는 다이폴(모노폴) 안테나와 루프 안테나 이다.
다이폴 안테나는 전기장을 만들고 수신한다.
루프 안테나는 자기장을 만들고 수신한다.
노이즈 원과 안테나 사이에 임피던스가 정합되면 공진 때문에 강한 방사가 일어난다.
노이즈를 줄이기 위해 안테나를 작게 만들고 공진을 억제한다.
노이즈 쉴드
쉴딩 효과는 반사 손실과 감쇄 손실로 형성된다.
대부분의 경우, 얇은 금속 판으로 충분한 효과를 갖는다.
쉴드 된 케이블의 쉴드는 둘레를 따라 쉴딩 케이스에 완전히 연결되어야 한다.
도체 전도와 커먼 모드
노이즈의 도체 전도
노이즈 전도는 노멀 모드와 커먼 모드 2가지 타입이 있다.
노멀 모드는 회로 동작에도 사용되고, 노이즈 방사는 상대적으로 적다. 커먼 모드는 회로로부터 전류가 누설되게 해서 강한 방사를 일으킨다.
커먼 모드에서 노멀 모드로의 변환은 노이즈 수신을 줄이기 위해서 줄여야 한다.
커먼 모드 노이즈 발생
전류 구동 타입 모델
전압 구동 타입 모델
커먼 임피던스
밸런스 회로와 언밸런스 회로 연결
더 자세한 스터디를 원하면 murata.com를 방문하세요.
원 포인트 레슨 2015. 10. 27. 22:00
IDF는 PCBA(PCB Assembly) 정보를 Mechnical Data로 변환하기 위해 만들어진 포맷이다. 즉 Electorical CAD 정보를 Mechanical CAD 데이터로 변환하기 위한 포맷이다. PCBA 정보를 기구 데이터로 변환하려는 이유는 기구물 설계에 도움을 주기 위함이거나 열 해석 등을 수행하기 위함일 것이다.
PCB 디자인 툴은 완료된 디자인에서 다양한 포맷으로 export하는 기능이 있는데, export할 때 IDF 포맷을 선택하면, 쉽게 IDF 파일을 만들 수 있다. IDF 파일의 확장자명은 툴에 따라 다를 수 있으며 2개의 파일이 생성된다. 하나는 보드 파일이고 다른 하나는 라이브러리 파일이다. 알레그로 같은 경우, *.bdf 파일은 보드 파일이고, *.ldf 파일은 라이브러리 파일이다. 이 두 개의 파일을 기구 설계자나 열해석 엔지니어에게 전달하면 된다.
IDF 파일을 잘 활용하려면 PCB 디자인에 사용되는 footprint에 높이 정보가 포함되어 있어야 한다. 따라서, footprint를 만들 때 높이 정보를 추가 한다. 높이 정보가 없을 경우 IDF export 시에 기본 높이 정보를 줄 수 있다.
* allegro에는 보드를 3D로 보는 기능이 있는데, footprint에 높이 정보가 없을 경우, 3D 버튼을 눌러도 2D로 보인다. * IDF 포맷을 몰라 2D 포맷인 DXF로 출력하여 3D 툴에서 돌출 작업을 하는 경우가 많은데, 이런 노가다에서 빨리 해방되길 바란다.
원 포인트 레슨 2015. 10. 9. 22:00
기초
커패시터는 무엇인가?
커 패시터는 전기 에너지를 저장하는 수동 전기 부품이다. 과거에 컨덴서라고 불렸다. 커패시터는 절연체로 분리된전기적 컨덴서로 만들어진다. 절연 층은 유전체(dielectric)라고 불린다. 모든 커패시터가 같은 기본 원칙을 공유할지라도, 물질의 선택과 구성은 매우 다양할 수 있다. 커패시터는 전기 회로에서 공통적인 작용을 하는데, 몇 가지 예로 AC 전류만 허용하고 DC 전류를 차단하거나 전원 공급 출력을 부드럽게 한다.
커 패시터는 컨덴서를 가로지르는 전위 차에 의해 생성되는 정 전기장으로 에너지를 저장할 수 있다. 따라서 컨덴서에 전압이 가해질 때, 커패시터 하나의 판은 양 전하를 모으고 다른 판은 음 전하를 모은다. 이 전기 전하와 전위 차이(전압)의 비율을 커패시턴스라고 부르고 단위는 패럿(farad)이다. 이것이 커패시터를 묘사하는 주요 파라미터이다. 커패시턴스는 도체 사이의 거리가 작고 도체의 표면적이 클 때 가장 크다. 이상적인 커패시터는 커패시턴스만으로 묘사되지만, 실제는 약간의 제한이 존재한다. 예들 들어, 도체와 리드 와이는 기생 인덕턴스와 레지스턴스를 유발한다. 정 전기장은 항복 전압으로 묘사되는 최대 크기에서 제한을 갖는다. 유전체를 통해 흐르는 누설되는 전류를 누설 전류(leakage current)라고 부른다.
커패시턴스
커패시턴스는 무엇인가?
전기 커패시턴스(정전 용량)는 전하를 누적할 수 있는 도전 바디의 능력이다. 커패시터의 커패시턴스 값은 다음 공식으로 구해진다.
C = Q / V
여기서,
C 커패시턴스
Q 각 전극에 저장되는 전하의 양
V 두 전극 사이의 전압
실 제 회로에서 한 판(plate)에서 전하의 양은 커패시터의 다른 판에서 전하의 양과 같지만 다른 부호(sign)를 갖는다. 위 식을 따르면, 1 F 커패시터는 두 단자를 가로질러 1 V의 전압이 인가될 때 1 C의 전하를 저장한다. 
커패시턴스의 단위
커 패시턴스의 단위는 Farad이다. 이 단위는 다소 비 실용적이다. 대부분의 전기 엔지니어 관점에서, 1 Farad는 큰 커패시턴스 값이다. 대부분의 전자 엔지니어는 최대 수 mF 까지만 사용을 한다. 이렇게 하는 데는 몇 가지 이유가 있다.
하 나의 이유는, 전기 회로에서 신호를 다룰 때, 신호의 주파수가 증가함에 따라서, 높은 커패시턴스 커패시터에 대한 필요가 감소한다. 왜냐하면, 고주파에서, 작은 커패시터도 회로에 큰 영향을 줄 수 있기 때문이다. 요즘 대부분의 디지털 회로는 처리 속도 향상에 대한 요구를 만족하기 위해서 더 높은 주파수로 이동하는 경향이 있다. 이런 회로는 대부분 수 mF까지의 커패시터만 사용을 한다. 결과적으로 큰 커패시터에 대한 필요는 전기 회로의 신호 처리 부분에서 가상적으로 존재하지 않는다.
다 른 이유는, 높은 커패시턴스 커패시터는 물리적으로 크다. 따라서 그런 커패시터의 사용은 피해야 한다. 특히 모바일 장치는 그렇다. 그러나 최근에 수퍼커패시터 분야에서 발전이 있었다. 이런 발전 덕분에 커패시터 제조사들이 수천 F의 커패시터를 만드는 것이 가능하다. 이런 수퍼커패시터는 다양한 어플리케이션에서 배터리를 교체하기 위해 개발 중에 있다.
실제 커패시터의 커패시턴스 특성
이상적인 커패시터는 고정된 값을 갖는다. 그러나 실제 커패시터의 커패시턴스는 몇 가지 이유로 변할 수 있다. 대부분의 경우, 커패시터에 사용되는 유전체는 이상적이지 않아서 유전 상수가 여러 요소의 영향을 받을 수 있다.
커패시터에 인가되는 전압은 유전체의 유전 상수를 변하게 할 수 있다. 이것은 커패시터의 커패시턴스에 직접적으로 영향을 준다. 전압에 의해 커패시턴스가 변하는 예로 Varicap 다이오드 같은 특별한 장치가 있다. 이것은 회로에서 전압 커패시턴스가 변하는 장점을 취한다. 이 다이오드는 라디오나 TV 튜너에서 사용되기도 하고 PLL이나 AMP 같은 곳에서도 사용되기도 한다.
커패시터 단자에서 신호의 주파수는 커패시턴스에 영향을 줄 수 있다. 이 효과는 dielectric dispersion(유전체 분산?) 이라고 불린다. 이것은 빠르게 변하는 신호 뒤에 유전체의 분극화가 처지기 때문에 발생한다. 저주파에서 이 효과는 무시할 만 하다. 그러나 고주파에서 이 효과는 매우 크다.
커패시터의 나이 또한 커패시턴스에 영향을 준다. 어떤 커패시터는 세월의 지남에 더 안정적인 반면 어떤 커패시터들은 aging effect 때문에 수명이 비교적 짧다. 예들 들어 전해 커패시터의 전해액은 해가 지날수록 마르게된다. 심지어 회로에서 사용되지 않아도 그렇다. 시간이 지남에 따라서, 커패시턴스는 설계된 값으로부터 변하게되고 결국 회로 오 동작을 일으킬 수 있다.
부유(Stray) 커패시턴스
커 패시터가 고의로 회로어 어떤 커패시턴스를 주도록 설계된 것인 반면에, 저항, 인덕터 혹은 심지어 평범한 와이어 같은 어떤 장치들에서 커패시턴스는 원치하는 기생 효과로 여겨진다. 이것은 특히 고주파에서 중요하다. 고주파에서 이런 커패시턴스는 회로 동작에 큰 영향을 줄 수 있다. 지적 회로에서 2개의 신호 선이 서로 인접하여 달리면, 한 라인이 고주파로 구동되면 기생 커패시턴스는 다른 라인에 상당한 양의 노이즈를 유발할 수 있다. 이것은 크로스톡이라 불리고 집적 회로 엔지니어에 심각할 수 있다. 두 라인이 길수록 그리고 더 가까울 수록 효과는 더 커진다. 이 문제를 해결하려면, 두 라인 사이를 충분히 분리해야 한다. 오실레이터와 필터 심지어 간단한 저항 같은 장차의 기생 커패시턴스같은 구주파에 민감한 회로는 설계 단계에서 고려되어야 한다. 기생 커패시턴스는 완전히 없앨 수는 없지만 짧은 리드를 사용하고 SMD 기술를 사용하고 low-capacitance 부품을 사용해서 줄일 수 있다. 예들 들어, 마이크로 컨트롤러가 크리스탈 오실레이터를 사용하다고 하면, 엄지 규칙은 크리스탈을 과 모든 지원 요소를 물리적으로 마이크로 컨트롤러에 가능한한 가깝게 배채해서 PCB 와이어로 유발되는 기생 커패시턴스를 줄여서 결과적으로 크로스톡 노이즈를 줄인다.
유전 물질
유 전 물질은 본질적으로 절연체 이다. 그것은 전압이 인가되었을 때 물질을 통해서 전류가 흐르지 않는다는 것을 의미한다. 그러나 어떤 변화가 원자 스케일에서 일어난다. 유전 물체를 가로질러 전압이 인가될 때, 그것은 분극화된다. 원자는 양으로 대전된 핵과 음으로 대전된 전자로 만들어지기 때문에, 분극화는 전자를 살짝 양 전압 방향으로 시프트 시키는 효과가 있다. 전하는 물질을 통해서 전류를 흘릴 정도로 멀리 이동하지 않는다. 이동(시프트)은 매우 작지만 매우 강한 효과가 있다. 특히 커패시터를 다룰 때는 그렇다. 일단 전압 소스가 물질에서 제거되면, 전하는 원래의 분극화 되기 전 상태로 돌아가거나 물질의 분자간 결합이 악하면 분극된 상태로 머문다. 유전체와 절연체 용어 사이의 차이점은 명확히 잘 정의되어 있지 않다. 모든 유전체는 절연체이지만, 좋은 유전체는 쉽게 분극화 되는 것이다.
어 떤 전압이 물체에 인가되었을 때 발생하는 분극화의 양은 전기장으로 저장되는 전기 에너지의 양에 영향을 준다. 이것은 물질의 유전 상수로 기술된다. 유전 상수가 유전 물질의 유일한 속성은 아니다. 유전 강도나 유전 손실같은 다른 속성도 커패시터에 대한 물질의 선택에서 똑같이 중요하다.
유전 상수(Dielectric Constant)
물 질의 유전 상수는 물질이 정전기 플럭스 라인을 집중시킬 수 있는 능력을 표현하는 유전율(permittivity)이라고도 불린다. 좀 더 실용적인 용어로 그것은 전기장의 형태로 전기 에너지를 저장하는 물질의 능력을 나타낸다. 진공을 포함한 모든 물질은 전기장에서 놓이면 에너지를 저장한다. 진공의 유전율은 물리 상수 e0로 정의된다. 그 값은 대략 8.854 x 10^-12 F/m 이다. 이 상수는 많은 전자기 공식에서 나타난다.
대 부분의 커패시터는 진공으로 만들지 않기 때문에, 모든 물질에 대한 유전율을 정하는 것은 합리적이다. 어떤 물질의 유전율은 e = er * e0로 정의된다. 여기서 e는 절대 유전율이고 er은 상대 유전율이다. Er은 항상 1 보다 큰 수이다. 즉 모든 물질은 자유 공간보다 더 많은 에너지를 저장한다. 이 속성은 커패시터 어플리케이션에서 매우 유용하다. 상대 유전율이 온도, 압력, 심지어 주파수 같은 많은 요소에 의존한다는 것을 알아야 한다. 이것이 어떤 어플리케이션에서 더 안정적인 유전 상수를 가진 물질이 선호되는 이유이다.
다른 물질은 다른 상대 유전율을 갖는다. 여기서 커패시터에서 자주 사용되는 물질의 리스트를 제공한다. 상온 1 kHz(빠른 참조 및 실용에서 만나는 광 범위 값)에서 상대 유전율을 보여준다.
진공
|
1
|
|
물
|
30-88(온도에 따라)
|
|
유리
|
3.7-10
|
|
PTFE(테프론)
|
2.1
|
|
폴리에틸렌(PE)
|
2.25
|
|
폴리미드
|
3.4
|
|
폴리프로필렌
|
2.2-2.36
|
|
탄탈럼 다이옥사이드(이산화물)
|
86-173
|
|
스트론튬 타이터네잇(티탄산염)
|
310
|
|
바륨 스트론튬 타이터네잇
|
500
|
|
바륨 타이터네잇
|
1,250-10,000(온도에 따라)
|
|
복합 폴리머
|
1.8 - 100,000(타입에 따라)
|
|
칼슘 카퍼 타이터네잇
|
>250,000 |
유전 강도(Dielectric Strength)
불 행하게도, 절연체가 전기를 도전하기 전까지 견딜 수 있는 전압의 제한이 있다. 모든 물질은 항복(breakdown) 전압이라 불리는 전압 상한이 있다. 이것에 대한 좋은 예는 공기이다. 공기는 절연체로 여겨지지만 어던 환경하에서 전류를 흘릴 수 있다. 번개가 칠 때가 정확한 예이다. 항복 전계 강도를 넘은 후에 공기는 이온화되고 전기장의 영향 아래서 이동하여 전류를 만들어낸다. 손상이나 완전한 파괴를 예방하기 위해서 커패시터의 최대 정격 전압을 초과하지 않는 것은 매우 중요하다. 공기의 유전 강도는 대략 3 MV/m 이다. 대조적으로 마이카의 유전 강도는 대략 120 MV/m 이다. 유전 물질의 선택은 고 전압이 예상되는 곳 또는 유전체의 두께가 매울 얇은 곳에서 매우 중요하다.
유전 손실(Dielectric Loss)
유 전 손실은 절연 물질에 변하는 전압이 인가되었을 때 유전 물질을 열 받게 하며 손실되는 에너지를 말한다. 이 손실은 물질이 분극을 바꿈에 따라 적은 양의 전자 시프트가 적은 양의 교류 전류로 여겨지기 때문에 발생한다. 다른 물질은 다른 주파수에서 다른 손실을 갖고 이 특성은 일부 고주파 어플리케이션에서 고려되어야만 한다.
유전 물질을 커패시터로 사용하기
커패시터에서 유전체의 효과를 이해하기 위해서 평행 판 커패시터의 공식을 먼저 살펴보자.
C = er * e0 * A / d
여기서,
C 커패시턴스
er 물질의 상대 유전율
e0 진공의 유전율
d 판 사이의 거리
Er 이 클수록 커패시턴스가 커지는 것이 분명하다. 예들 들어, 공기는 대략 상대 유전율 1을 갖고 있다. 반면에 어떤 폴리머들은 최대 100,000 상대 유전율을 가지고 있다. 이런 물지를 사용하면 훨씬 작은 부피로 같은 커패시턴스를 만들 수 있다. 소형화를 가능하게 한다.
이 제 유전 강도를 보자. 전극 간 거리가 0.1mm인 공기 커패시터를 고려해보자. 공기의 유전 강도는 3 MV/m 이다. 이것은 이상적 조건에서 이 예의 커패시터에 최대 300 V의 전압을 인가할 수 있는 것을 의미한다. 커패시터가 작아질수록 최대 하용 전압은 작아진다. 모든 커패시터는 사용된 물질에 따라서 최대 정격 전압을 갖고, 이 값을 초과하면 손상되거나 커패시터가 파괴된다.
전하
전하란 무엇인가?
전 하는 물질의 기초 물리 속성이다. 전하는 양 또는 음 일 수 있다. 물질은 같은 전하의 물질을 밀어내고 반대 전하를 갖는 물질을 끌어 당긴다. 전하에 사용되는 단위는 쿨롱(C) 이다. 전하의 정확한 본성은 아직 기초 레벨에서 알려져 있지 않다. 일반적으로, 현재 과학 지식 수준에서 설명할 수 없는 물질의 특정 상태를 표현하는 것으로 받아들여진다.
전 하는 양자화 된다. 즉 전하는 불연속적인 값만을 가질 수 있다. 기본 전하는 e로 표시 되고 대략 1.602e-19 C 이다. 전자는 -e의 전하를 갖고 있고 음으로 대전된다. 반대로, 양성자는 양으로 대전되고 +e의 전하를 갖는다.
전 하의 양자화 본성을 이해하는 직관적인 방법은 전기적으로 중성인 물체를 같은 수의 양성자(양전하)와 전자(음전하)를 담고 있는 박스로 상상하는 것이다. 양성자는 고정되서 박스에서 빼거나 추가할 수 없다. 양성좌와 전자의 수가 같기 때문에, 박스 안의 전하의 총 합은 전기적으로 중성인 물체에서 0 이다.
물 체가 음으로 대전 되게 만들려면, 어떻게든 박스 안으로 더 많은 전자를 넣는 것이 유일한 방법이다. 전자가 개별적인 입자이므로, 정수로만 추가하는 것이 가능하다 - 전자의 반만 박스 안으로 넣을 수 없다. 결과적으로 물체의 총 전하는 단일 전자 전하의 N 배이다. 즉 -e * N 이다. 여기서 N은 정수이다. 유사하게 어떤 물체를 양으로 대전되 되게 만들려면 박스 안에서 N 개의 전자를 빼내서 물체가 e * N 이 되도록 하는 것이다.
물체의 순(net) 전하
어 떤 물체가 대전 되도록 하는 하나의 방법은 그 물체를 다른 성질의 물체와 마찰하는 것이다. 이 효과는 고대 시대부터 알려져 있다. 예들 들어, 유리 막대를 울(wool) 조각과 비비면, 유리 막대는 양으로 대전될 것이고 울 조각은 음으로 대전될 것이다. 이것은 마찰 효과로 알려져 있는데, 마찰을 이용해서 유리 막대의 자유 전자를 울 조각으로 이동 시킨다. 이 과정에서 전자가 생성되거나 소멸되지 않기 때문에, 유리 막대를 떠난 전자의 수는 울 조각에 도차한 전자의 수와 같다. 결과적으로, 유리 막대의 전하의 값은 의 조각의 전하의 값과 같고 부호는 반대이다. 물체를 대전시키는 다른 방법은 전원 소스를 이용해서 전류를 인가하는 것이다.
커패시터 대전시키기(charging)
커 패시터는 전극에 전하를 쌓아서 전기 에너지를 저장하도록 설계된 장치이다. 회로에서, 전하는 커패시터의 하나의 전극을 떠나서 다른 전극에 도착한다. 따라서, 한 전극의 전하량은 다른 전극의 전하 량과 값은 같고 부호는 반대다. 커패시터가 더 많은 전하를 저장 할수록, 더 많은 에너지가 커패시터에 저장된다. 식은 다음과 같다.
W = C * V^2 / 2
여기서,
W 저장된 에너지
C 커패시턴스
V 커패시터 양단에 걸린 전압
대 전되는 과정을 이해하려면, 처음에 완전히 방전된 커패시터를 생각해 본다. 커패시터를 대전(충전) 시키기 위해, 전원 소스가 단자에 연결된다. 커패시터에 전원이 인가되는 순간, 예들 들어 배터리 같은 전원 소스는 전자가 커패시터의 한 전극에서 다른 전극으로 이동하도록 강제한다. 전자가 한 전극에 쌓이기 시작함에 따라, 커패시터를 가로지르는 전압이 증가한다. 배터리의 양 단자에 연결된 커패시터의 전극에 전자가 계속 쌓인다. 커패시터를 가로지르는 전압이 배터리 양단 전압과 같아질 때까지 계속된다. 이 과정은 선형적이지 않다 - 커패시터를 가로지르는 전압은 지수적으로 증가한다. 커패시터 단자를 가로지르는 전압의 방정식 시간의 함수이다.
VC(t) = VBAT(1-e(-t/RC))
여기서,
VC(t) 커패시터를 가로지르는 전압(시간 함수)
VBAT 배터리 전압
R 회로의 직렬 저항
C 커패시턴스
R은 배터리의 내부 저항과 커패시터의 ESR의 조합 그리고 배터리와 커패시터 사이에 직렬로 연결된 어떤 추가적인 저항에서 온다.
전기장
전기장이란 무엇인가?
전 기장은 대전된 입자를 둘러싼 공간에 존재하는 특별한 상태이다. 이 특별한 상태는 전기장 안에 있는 모든 대전된 입자에 영향을 준다. 전하의 진짜 본성은 물론, 전기장의 진짜 본성도 과학자들에게 아직 잘 알려져 있지 않지만, 전기장의 효과는 측정될 수 있고 알려진 방정식으로 예측될 수 있다.
자 석이 보이지 않는 자기장을 그 주변에 만드는 것처럼, 전하는 전기장을 만든다. 자기장은 두 번째 자석을 그 자기장에 놓아서 검출하고 자석에 반응하는 밀침과 당김을 측정할 수 있다. 전기장은 테스트 전하를 이용해서 검출할 수 있다. 테스트 전하가 전기장 안에 놓일 때, 그것에 당김 혹은 밀침이 있다. 이 힘을 쿨롱 힘이라고 부른다. 사실, 자기장과 전기장은 완전히 분리된 현상은 아니다. 시간에 따라서 변하는 자기장은 전기장을 만든다(또는 유도한다). 또한 이동하는 전기장은 이동의 직접적인 결과로 자기장을 유도한다. 이 두 장이 매우 밀접하게 연결되어 있기 때문에, 자기장과 전기장은 하나로 묶여서 전자기장이 된다.
전기장 정의
전기장은 전기장에 놓여진 테스트 입자 전하와 이 테스트 입자에 가해지는 힘 사이의 관계를 기술하는 벡터 장으로 정의될 수 있다.
E = F / q
여기서,
E 전기장
F 전기장에 놓여진 테스트 입자에 가해지는 힘
q 테스트 입자의 전하
전기장의 단위는 V/m 또는 N/C 이다.
커패시터에서 전기장 응용
전 자기학(electromagnetism)은 정적 그리고 동적 전하, 전기장과 자기장, 그리고 그 다양한 효과를 연구하는 과학이다. 커패시터는 전기장을 이용해서 전기적 포텐셜 에너지를 저장하는 장치이다. 따라서 커패시터는 전자기 법칙의 지배를 받는다. 이 기사는 커패시터의 동작을 이해하는데 필요한 약간의 용어를 정의할 것이다. 여기서, 전기장은 공간의 모든 지점에서 균일하다고 가정할 것이다.
전기 포텐셜 에너지
전 기 포텐셜 에너지는 전기 장에서 대전된 입자에 작용 하는 쿨롱 힘의 결과인 대전된 입자의 포텐셜 에너지이다. 그것은 기준 점에서(종종 무한히 먼 곳) 전기 포텐셜 에너지가 측정되는 곳까지 입자를 가져오는 데 필요한 일의 양의 네거티브로 정의된다. 전기 포텐셜 에너지의 단위는 주울(J)로 물리에서 일의 양으로 사용되는 것과 같은 단위이다.
전기 포텐셜
전 기 포텐셜은 전기장 포텐셜로도 불리는데 공간의 어떤 점에서 대전된 입자가 가지는 전기 포텐셜 에너지의 양이다. 전압은 또한 공간에서 두 점 간의 포텐셜 차이로 불리며 두 점의 전기 포텐셜의 차이이다. 전기 포텐셜의 단위는 볼트(V)이다. 전압의 단위도 같은 것이 사용된다. 균일한 장에서 두 점 간의 전기 포텐셜은 두 점 간에 장의 강도(strength) 차이의 네거티브이다.
전기장 강도(Strength)
간 단한 평행 판 커패시터에서, 두 도전 판 사이에 인가된 전압은 판 사이에서 균일한 전기장을 생성한다. 전기장 강도(전계 강도 혹은 electric filed strength)는 인가된 전압에 직접적으로 비례하고 판 사이의 거리에 반비례 한다. 이 사실은 커패시터의 최대 정격 전압을 제한한다. 왜냐하면 전계 강도는 커패시터에 사용된 유전체의 항복 전계 강도를 초과하지 말아야 하기 때문이다. 만약 항복 전압을 초과하면, 두 판 사이에 전기적 아크가 생성된다. 이 전기 아크는 어떤 타입의 커패시터를 즉각적으로 파괴할 수 있다. 전계 강도에 사용되는 표준 단위는 V/m이다.
커패시턴스
커 패시턴스는 전하를 저장할 수 있는 바디의 능력을 표현한다. 이 능력은 커패시터가 전기장을 유지하므로써 전기 에너지를 저장하는데 사용된다. 커패시터에 전압이 안가될 때, 어떤 양의 양 전하(+q)가 커패시터의 한 쪽 판에 쌓이고, 동시에 같은 양의 음 전하(-q)가 다른 판에 쌓인다. 이것은 다음처럼 정의 된다.
C = q/V
여기서,
C 커패시턴스
q 판에 쌓인 전하 량
V 커패시터 두 판에 결린 전압
커 패시턴스는 커패시터 지오메트리의 함수이다. 판의 면적, 판 사이의 거리, 유전체의 유전 상수 같은 요소가 커패시턴스에 영향을 준다. 간단한 평판에서, 커패시턴스는 판의 면적에 직접적으로 비례하고 판 사이의 거리에 반비례한다. 커패시턴스의 단위는 패럿(F)이다. - 마이클 패러데이에서 따옴.
커패시터에 저장된 에너지
커 패시터는 회로에서 전기 에너지를 저장하는데 사용되는 장치이다. 커패시터에 공급된 에너지는 커패시터 판 사이에서 생성되는 전기장의 형태로 저장된다. 전압이 커패시터를 갈로질러 인가될 때, 어떤 양의 전하가 판에 쌓인다. 커패시터에 저장되는 에너지는 다음과 같다:
W = (1/2) * CV^2
여기서,
W 저장된 에너지
C 커패시턴스
V 커패시터에 걸린 전압
임피던스와 리액턴스
DC 회로에서 요소는 레지스턴스(resistance)로만 묘사할 수 있다. DC 회로에서 커패시터의 레지스턴스는 무한대(또는 open)이다. 반면 DC 회로에서 인덕터의 레지스턴스는 0(또는 short) 이다. 즉, 이상적인 DC 회로에서 커패시터나 인덕터를 사용하는 것은 부품 낭비라고 할 수 있다. 그러나 이것들은 실제 회로에서 여전히 사용되고 있다. 그 이유는 그것들이 결코 이상적인 상수 전압이나 전류로 동작하지 않기 때문이다. 상수 전압 회로와 반대로, AC 회로에서, 어떤 요소의 임피던스는 AC 전압이 그것을 가로질러 걸렸을 때 얼마나 많은 요소가 전류 흐름을 방해하는 가 이다.그것은 기본적으로 전류에 대한 전압의 비이고 주파수 영역에서 표현된다. 임피던스는 실수 부와 허수 부로 구성된 복소수이다.
Z = R + jX
여기서,
Z 복소수 임피던스
R 실수부로 레지스턴스
X 허수부로 리액턴스
레지스턴스는 항상 양수이다. 반면에 리액턴스는 양수일수도 있고 음수일 수도 있다. 회로에서 레지스턴스는 파워를 열로 소모한다. 반면에 리액턴스는 에너지를 전기장 혹은 자기장의 형태로 저장한다.
저항(resistor)의 임피던스
AC 회로에서 저항(resistor)은 DC 회로와 같은 방식으로 행동한다. 기본적으로 저항의 임피던스는 실수부로만 구성된다. 따라서 저항의 임피던스는 다음처럼 표현된다:
ZR = R
저항(resistor)은 리액턴스가 없음이 분명하다. 따라서 에너지를 저장할 수 없다. 또한 저항에 전압이 걸릴 때, 저항을 통해 흐르는 전류는 전압과 동위상이다.
커패시터의 임피던스
커 패시터는 회로에 어떤 커패시턴스를 만드는 부품이다. 그것은 전기장의 형태로 전기 에너지를 임시로 저장하는데 사용된다. 이것 정의가 기술적으로 바르더라도, 그것이 흥미 있는 사람이나 심지어 엔지니어에게도 크게 의미를 가지지는 않는다. 차라리 시간 축에서 전류와 비교하여 전압이 90도 쳐지게 하는 데 커패시터가 사용된다고 말하는 것이 적당하다. 이 효과는 그래픽으로 더 잘 묘사된다.
그 래프에서 보이듯, 커패시터의 전압은 커패시터 전류 뒤에 쳐진다. 다르게 말하면 커패시터 전압이 커패시터 전압을 90도 앞선다고 말할 수 있다. 이 사실을 복소수를 사용해서 표현하기 위해, 다음 공식이 커패시터 임피던스에 사용된다.
Zc = -j(1/wC)
여기서,
Zc 커패시터의 임피던스
w 각 주파수로 2πf
C 커패시터의 커패시턴스
이 공식으로부터 몇 가지 사실이 분명해 진다.
▶ 이상적 커패시터의 resistance는 0이다.
▶ 이상적 커패시터의 리액턴스는 모든 주파수와 커패시턴스 값에 대해서 음수 이다.
▶ 커패시터의 유효 임피던스(절대 값)는 주파수에 의존하고, 이상적 커패시터의 경우, 항상 주파수에 따라 감소한다.
인덕터의 임피던스
유 사하게, 인덕터는 회로에 어떤 인덕턴스를 만드는 부품이다. 그것은 자기장의 형태로 전기 에너지를 임시로 저장하는데 사용된다. 따라서, 인덕터는 시간 축에서 전압과 비교하여 전류가 90도 쳐지게 하는 데 사용된다. 다음 그래프는 이 현상을 설명한다.
인덕터의 전압은 90도로 전류보다 앞선다. 다음 공식이 인덕터의 임피던스에 사용된다.
ZL = jwL
여기서,
ZL 인덕터의 임피던스
w 각 주파수로 2πf
L 인덕터의 인덕턴스
이 공식에서 몇 가지 결론을 이끌 수 있다.
▶ 이상적 인덕터의 resistance는 0 이다.
▶ 이상적 인덕터의 리액턴스 즉 임피던스는 모든 주파수와 인덕턴스 값에 대해서 양수 이다.
▶ 인덕터의 유효 임피던스(절대 값)는 주파수에 의존하고, 이상적 인덕터의 경우, 주파수에 따라서 항상 증가한다.
오옴의 법칙
오옴의 법칙은 원래 DC 회로에 대한 공식으로 다음과 같다.
V = I R
AC에 대해서 적용하면, 다음과 같고, 나중에 설명할 복소수를 적용한다.
V = I Z
여 기서, V, I, Z는 복소수이다. 복소수 전압과 전류의 개념은 처음에 혼동된다. 먼저 이것부터 설명한다. AC 회로는 종종 정상 상태(안정된 상태, steady state)에 있게 되는데 이때 하나 이상의 전원이 같은 주파수에서 동작해서 같은 사인파 출력을 낸다. 이 경우, 회로에서 모든 전압과 전류는 모두 같은 각 주파수(w)의 사인 파형이 된다. 그러나 전압과 전류가 같은 위상은 아니다. 만약 어떤 AC 회로에서 전압이 아래와 같은 코사인 파로 주워지면:
v(t) = VM · cos(wt+φu)
여기서,
v(t) 시간 함수로서 회로의 어떤 두 지점 간에 전압
VM 크기
w 각 주파수
φu 위상
이 전압의 복소수 표현은 다음과 같다:
V = VM · ejφu = VM ( cos(φu) + j · sin(φu))
회로 전체 규모에서, 하나의 신호를 위상 기준 신호로 사용하는 것이 일반적이다. 즉 그 신호의 위상이 0 임을 가정한다는 의미이다. 그리고 다른 나머지 모든 신호(전압 또는 전류)의 위상을 기 기준과 비교하여 결정한다.
등가 임피던스
직렬 연결
두 개의 임피던스가 직렬로 연결되면, 등가 임피던스는 단순한 덧셈으로 구해진다 - Ze = Z1 + Z2. 두 복소소의 더하기는 다음처럼 쉽게 수행된다:
Z1 = R1 + jX1
Z2 = R2 + jX2
Ze = (R1 + R2) +j(X1 + X2)
예들 들어, 10 Ω 저항이 1 mF 커패시터와 100 Hz에서 직렬 연결되면 등가 임피던스는 다음과 같다.
Ze = 10 -j * (1/2*3.14*0.001) = (10 - j · 1.59) Ω
유효 임피던스 - 다른 말로 임피던스의 크기 - 는 다음과 같이 계산된다.
|Ze|^2 = R^2 + X^2
위 예에서 임피던스의 크기는 다음과 같다.
|Z| = sqrt(10^2 + 1.59^2) = 10.12 Ω
병렬 연결
병렬로 연결되면 두 개의 임피던스의 등가 임피던스를 구하려면, 먼저 어드미턴스를 정의한다. 어드미턴스의 단위는 지멘스[S]이고, 요소가 전류를 얼마나 쉽게 흐르도록 허용하는지 정도로 임피던스의 역수 값이다.
Y = 1 / Z
병렬로 연결된 두 임피던스의 등가 어드미턴스는 개별 어드미턴스의 합과 같다.
Ye = Y1 + Y2
위 예와 같은 값을 사용한다면, 다음처럼 쉽게 구할 수 있다.
Y1 = 1 / R1 = 0.1 S
Y2 = 1/ Z2 = 1/(-j · 1.59) = j · 0.63 S
Ye = (0.1 + j · 0.63)S
Ze = 1 / Ye = (0.24 - j · 1.55) Ω
임피던스의 크기는 다음과 같다.
|Ze| = 1.56 Ω
기생 인덕턴스(Parasitic Inductance)
인덕턴스는 무엇인가?
전 기 인덕턴스는 모든 도체의 속성이다. 도체를 흐르는 전류의 변화는 도체 내에 (유도된) 전압을 만든다 - 물론 도체 근처에도 만든다. 유도된 전압은 전압을 유도한 전류의 변화를 대항한다. 인덕턴스는 2 가지 물리 법칙의 결과이다. 첫째로, 도체를 흐르는 일정한 전류는 일정한 자기장을 만든다. 둘째로, 변하는 자기장은 근처의 모든 도체에서 전압을 유도한다 - 처음 자기장을 만드는데 사용된 도체를 포함해서. 이 두 개의 법칙이 결합되면, 그 결과가 인덕턴스이다. 저항(resistor)이 회로에서 원하는 레지스턴스를 만드는데 사용되는 것처럼, 그리고 커패시터가 원하는 커패시턴스를 만드는데 사용되는 것처럼, 인덕터도 회로에 원하는 만큼의 인덕턴스를 만드는데 사용되는 전기 소자이다. 원통 바디에 감은 이상적인 솔레노이드(와이어 코일)의 인덕턴스 공식은 다음과 같다.
L = μ N2 A / l
여기서,
L 인덕턴스
μ 인덕터로 사용된 물질의 자기 투자율(magnetic permeability)
A 코일의 단면적
l 솔레노이드 길이(와이어의 길이가 아니라 코일의 길이방향 크기)
이상적인 커패시터는 레지스턴스와 인덕턴스가 없고 일정한 값의 커패시터만 정의된다. 인덕턴스를 표현하는데 사용되는 단위는 헨리(henrry)이다.
기생 인덕턴스
기 생 인덕턴스는 실제 모든 전자 장치에서 불가피하게 존재하는 원치 않는 인덕턴스이다. 회로에서 인덕터로 사용되는 의도적인 인덕턴스와 대조되게, 기생 인덕턴스는 거의 항상 원치 않는 효과이다. 기생 인덕턴스가 실제로 원하는 효과인 어플리케이션은 거의 없다 - 헬리컬 레조네이터는 필터로 사용되는데 사용할 수 있는 예외적인 경우이다. 전자 회로에서 사용되는 저항, 심지어 연결 와이어, 커패시터같은 모든 실제 소자는 기생 인덕턴스 효과를 보인다. 커패시터에서 기생 인덕턴스 효과를 이해하기 위해서 리액턴스의 개념을 먼저 살펴보아야 한다.
리액턴스
DC 회로에서, 모든 소자는 그것의 레지스턴스로 기술될 수 있다. 저항(resistors)은 어떤 고정된 양의 레지스턴스 R을 갖는다. DC에서 커패시터는 (그것을 통해 전류가 흐르지 않는) 무한한 레지스턴스를 갖는다. 반면, 인덕터는 쇼트 연겨로 생각될 수 있다 - 인덕터를 가로질르는 전압은 0 이다.
그 러나, AC 회로는 다른다. AC 회로에서 각 소자는 그것의 임피던스로 기술될 수 있다. 임피던스는 어떤 소자가 그 양 단에 고전된 크기의 변하는 전압이 인가되었을 때 전류의 흐름을 얼마나 impede 또는 oppose하는지의 정도이다.
임 피던스는 레지스턴스와 리액턴스로 불리는 2개의 부분으로 나뉠 수 있다. AC 회로에서 순수 저항 성분에 변하는 전압을 인가하면, 어떤 양의 변하는 전류가 그 소자를 통해 흐르고 전류는 전압과 동위상이 될 것이다. AC 회로에서 순수 리액티브 소자에 변하는 전압을 인가하면, 변하는 전류가 그 소자를 통해 흐르지만 전류는 전압과 비교하여 90도 위상이 쉬프트 된다. 커패시터에 걸린 전압은 90도로 전류 뒤에 쳐진다. 반면 인덕터는 통하는 전류는 90도로 전압 뒤에 쳐진다. 임피던스의 공식은 다음과 같다:
Z = R + j X
이상적인 커패시터와 인덕터는 순수 리액티브 소자이고 임피던스의 리액티브(허수) 부분에만 영향을 준다. 그런데 다른 방향으로 영향을 준다. 커패시터의 리액턴스는 다음과 같다.
Xc = -1 / wC
인덕터의 리액턴스는 다음과 같다.
Xl = wL
커패시터의 리액턴스는 음수이고 인덕터의 리액턴스는 양수이다.
커패시터에서 기생 인덕터의 효과
앞에서 설명했듯이, 커패시터의 리액턴스는 인덕터의 리액턴스의 반대 부호이다. 이것은 커패시터에 존재하는 어떤 기생 인덕턴스가 어떤 양만큼 커패시터의 임피던스를 줄이는 것을 의미한다. 이것을 설명하기 위해 다음 공식을 생각해보자:
Z = j(-1/wC + wLparasitic)
여기서,
Z 기생 인덕턴스를 보이는(여기서 기생 레지스턴스는 설명하지 않는다)커패시터의 임피던스
커패시터에서 기생 인턱턴스 효과를 이해하기 위해 이 공식을 분석해 보자.
1 MHz 각 주파수(대략 6.2*10^6 rad/s)를 가정하자. 커패시턴스는 0.1 uF이고 세라믹 커패시터에 대한 전형적인 기생 인덕턴스는 대략 1nH이다. 다른 기생 효과가 없을 때, 이 커패시터의 임피던스는 대략 -j·1.585 Ω 이다. 기생 인덕턴스가 있을 때 유효 임피던스는 0.37%만 작기 때문에 대수롭지 않다.
그 러나, 더 높은 주파수에서, 기생 인덕턴스는 큰 문제가 된다. 이제 주파수를 10 MHz로 높이고 계산을 다시 하자. 각 주파수는 6.2*10^7 rad/s이다. 다른 기생 효과가 없을 때, 0.1 uF 커패시터의 임피던스는 대략 -j·0.1591 Ω 이다. 기생 임피던스가 있으면, 임피던스는 이제 -j·0.0963 Ω 이 된다. 유효 임피던스가 이제 40%로 줄었다. 더 높은 주파수에서, 이것은 문제를 증가 시키고 어떤 점에서 임피던스는 양수가되서 커패시터가 실질적으로 인덕터처럼 행동한다.
이 런 이유로, 고주파 어플리케이션과 기생효과가 매우 바람직하지 않은 어플리케이션을 위한 낮은 인덕턴스 커패시터가 있다. 이런 커패시터들은 특별한 물질과 가능한한 짧은 리드를 가진 패키지를 사용해서 만들어진다. 인덕턴스를 더 줄이기 위해서, 커패시터 전류에 의해 생성되는 모든 자기장을 상쇄하도록 커패시터의 내부 레이어가 디자인 된다.
Q 팩터(factor)
Q 팩터 정의
Quality factor 또는 간단이 Q라고도 알려진 커패시터의 Q 팩터 커패시터의 효율을 에너지 손실의 용어로 표현한다. 그것은 다음처럼 정의 된다:
Qc = Xc/Rc = 1/(w0 C Rc)
여기서,
Qc Q 팩터
Xc 커패시터의 리액턴스
C 커패시터의 커패시턴스
Rc 커패시터의 등가 직렬 저항(ESR)
w0 측정시 주파수(radian)
AC 시스템에서, Q 팩터는 ESR에서 열로 손실되는 에너지에 대한 커패시터에 저장되는 에너지의 비율을 표현한다. 예들 들어, 단지 1 주울의 에너지를 소모하면서 2000 주울의 에너지를 저장할 수 있는 커패시터는 2000 이라는 Q 팩터를 갖는다. Q가 효율에 대한 평가이기 때문에, 이상적인 커패시터는 무한대의 Q 값을 갖는다. 즉 에너지를 저장하는 과정에서 손실이 없음을 의미한다. 이것은 이상적 커패시터의 ESR이 0과 같다는 점에서 유도될 수 있다.
Q 팩터는 상수 값이 아니다. 그것은 2 가지 이유로 주파수에 따라 크게 변한다. 첫 번째 이유는 위 식에 분명한 w0 항목 때문이다. 두 번째 이유는 ESR이 주파수에 대해서 상수가 아니다. ESR은 스킨 이펙트 때문에 주파수에 따라서 변한다.
DF(dissipation factor)라 불리는 관련된 용어가 종종 커패시터 데이터시트에 Q 팩터 대신에 정의된다. AC 회로에서 DF는 단순히 Q의 상호 값이다.
왜 Q 팩터가 중요한가?
대 부분의 어플리케이셔넹서 Q 팩터를 심각하고 고려할 필요가 없고 표준 커패시터가 사용된다. 그러나 RF 회로 디자인에서 Q 팩터는 가장 중요한 커패시터 특성 중 하나이다. RF 주파수에서, ESR은 스킨 이펙트 때문에 증가한다. ESR 증가와 함께 소모되는 손실도 증가한다. 이것이 RF 회로가 고주파 손실을 줄이기 위해서 high-Q 커패시터를 사용하는 이유이다.
High-Q 커패시터를 요구하는 전형적인 어플리케이션은 RF 매칭, MRI스캐너에 사용되는 MRI 이미징 코일, 그리고 고주파에서 정밀하게 튠되야만 하는 어떤 어플리케이션 등이다. 어떤 어플리케이션에서, 커패시터 자체의 손실이 매우 충분해서 실제로 보드로부터 디솔더 하기에 충분한 온도로 올릴 수 있다. 이것이 그런 어플리케이션에서 high-Q 커패시터가 사용되어야만 하는 이유이다. 심지어 온증 증가가 드라마틱하지 않아도, 보드 상의 다른 인접 부품의 수명에 영향을 줄 수 있다. High-Q 커패시터를 사용하는 다른 이유는 열 노이즈를 줄이는 것이다. 모든 실제 커패시터는 등가 직렬 저항을 가지고 있고 이 저항은 추가 열 노이즈를 만든다. 위성 수신기 같은 어플리케이션에서 노이즈 레벨은 치명적이고 원하는 SNR을 유지하기 위해서 high-Q 커패시터가 사용된다.
전형적인 값
데 이터시트는 주로 하나 이상의 주파수에서 Q 팩터를 기술한다. Q 팩터 측정에 사용되는 표준 주파수는 1 MHz 이다. 그러나, Q 팩터가 주파수에 따라 크게 변하기 때문에, 1 MHz에서 주워진 Q 팩터는 예들 들어 2 GHz에서 Q 팩터에 대한 좋은 근사가 아니다.
어떤 데이터시트는 더 높은 주파수에서 Q 팩터 값을 제공한다. 심지어 어떤 데이터시트는 주파수에 대한 Q 팩터 그래프를 제공한다.
좋 은 high-Q 커패시터는 1 MHz에서 10,000 이상의 Q 팩터 값과 100 MHz에서 1,000 이상의 Q 팩터 값을 제공할 수 있다. 반면, 표준 커패시터는 1 kHz에서 50 정도의 낮은 Q 팩터를 제공할 수 있다. High-Q 커패시터와 표준 커패시터의 차이는 사용된 물질은 물론 커패시터의 실제 디자인이다. 저항을 줄이기 위해서 모든 연결과 핀을 가능한 한 짧게 하고 구리 같은 저 저항 물질로 만든다. 대부분의 high-Q 커패시터 제조사는 작고 단단하며, 긴 수명을 각조, 타이트한 오차와 장시간에 대한 안정성, 그리고 높은 Q 값을 제공하는 다층 세라믹 칩 커패시터를 제공한다. 그러나 종종 수십 pF로 제한된다. 그런 커패시터는 대부분의 RF 어플리케이션에서 충분한 20 GHz 까지 사용될 수 있다.
오 디오 어플리케이션 같은 낮은 주파수에서, 탄탈럼 커패시터는 high-Q 커패시터로 사용될 수 있다. 그것들은 충분히 높은 주파수에서 낮은 ESR을 제공한다. 그리고 때떄로 회로에서 큰 커패시턴스(대략 1 mF까지)가 필요하면 사용될 수 있다.
출처: www.capacitorguide.com
|
