PCBInside

많은 디지털 시스템이 시스템 클락과 관련된 주파수에서 과도한 파워 노이즈로 고통을 받는다. 아래 그림 같은 직렬 공진 회로가 파워와 그라운드 플레인 사이에 연결되어 그런 노이즈를 감소시킬 수 있을까? 대답은 그렇다 이다. 그러나 일어날 것 같지 않은 다음 조건을 회로가 만족해야만 한다.

이 네트워크의 임피던스는 공명 주파수에서 그것의 가장 작은 값을 얻는다.

먼저, 시스템 클락 주파수는 고정된 채로 있어야 한다. 크리스털로 제어되지 않는 클락 시스템에서 클락 주파수는 ±30% 이상 오락가락 할 수 있다. 저 전력 시스템은 종종 클락을 느리게 해서 아이들(idle) 때에 파워를 줄인다. 고 성능 시스템은 때때로 성능을 얻기 위해서 속도를 가변시킨다. 진단 테스트에서, 시스템 클락을 느리게 해서 어떤 타이밍 관련 실패를 드러낼 수 있다. 정확한 노이즈 주파수로 조심스럽게 튜닝 된 노이즈 완화 전략을 채용한 전원 공급기는 이런 조건에서 잘 작동할 수 없다.

직렬 공진 회로의 매력적인 점은 그것이 작은 커패시터 값을 사용하도록 허용하는 것이다. 적절한 인덕턴스와 레지스턴스 값과 커패시터가 매치되게 해서 직렬 공진 효과를 만들 필요가 있다. 불행히, 커패시터가 작을수록, 회로는 더 정교해져야 한다.

예들 들어, 일반적인 값의 1/5의 커패시터는 ±10% 오차를 가진 커패시터와 인덕터 부품을 필요로 한다. 일반적인 값의 1/10의 커패시터는 ±5%의 오차를 필요로 한다. 등등. 그런 타이트한 오차를 가진 고주파 인덕터를 구현하는 것은 어렵다. 고정된 레이아웃 인덕턴스를 생각하고 원하는 위치에 직렬 공진 포인트를 놓기 위해 작은 커패시턴스 값을 계획했다면, 같은 어려움에 직면할 것이다. 커패시턴스와 인덕턴스의 정확한 값을 쉽게 제어할 수 없다.

다음 조건으로, 클락은 연속적으로 중단이나 갭 없이 반복되어 플레이 되어야 한다. 클락이 멈추면, 공진 회로는 돌면서 통제 불능으로 빠져서 완화하려고 한 문제만큼 나쁜 교란을 만들 것이다. 클락이 다시 시작할 때 공진 회로는 따라 잡는데 몇 클락이 필요할 것이다. 이 기간은 이득이 없다. 공진 회로는 연속적인 자극에만 유용하다. 랜덤 데이터 이벤트로부터 노이즈를 예방하는 것은 영향이 없다.

보호 되어야 할 어떤 장치의 한 파장의 작은 파편 내에 직렬 공진 회로가 놓이게 해야만 한다. 그 제한된 반경 내에서 파워와 그라운드 플레인의 스프레딩 인덕턴스가 공진 회로의 유효 직렬 인덕턴스를 바꾼다. 결론적으로, 공진 회로의 정확한 자리는 매우 중요한 문제다. 따라서 완전한 재 디자인 없이 레이아웃을 대체할 수 없다. 더 나쁜 것은, 한 위치에서 발산하는 클락 노이즈에 대해 상당한 감쇠를 제공하는 공진 요소가 다른 소스로부터의 노이즈에는 이익을 제공하지 않거나 심지어 노이즈를 키울 수 있다.

마지막으로, 공진 회로는 단지 하나의 주파수에서만 노이즈를 감쇠시킨다는 것을 기억하라.  그것은 클락 레이트의 다른 하모닉에서 효과가 없거나 아주 작다. FM이나 AM 라디오 같은 싸인파 기반 시스템에서, 공진 파워 공급 부품은 진짜로 놀라운 이익을 제공할 수 있다.

다양한 클럭 스피드가 시작과 멈춤을 하고 한 버전에서 다음으로 갈 때 레이아웃이 계속 변하는 디지털 시스템에서, 공진 파워 공급 필터 부품의 사용은 KISS(Keep It Simple, Stupid) 테스트를 통과하지 못한다. 디지털 파워 시스템은 크고, 간단하며, 공진 없는 바이패스 커패시터를 많이 사용하는 것이 낫다.

출처: EDN magazine, 2012.3.1, by Howard Johnson.

참고: KISS 원칙

KISS는 “Keep it simple, stupid”의 약자로 1960년에 미 해군에서 주장한 디자인 원칙이다. KISS 원칙은 대부분의 시스템이 그것이 복잡하게 만들어지는 것보다 간단함을 유지해야만 더 잘 작동한다는 것을 말한다. 따라서 간단함이 디자인에서 주요 목표가 되어야 하고 불필요한 복잡함은 피해야만 한다. 변형된 문구로 “Keep it short and simple”과 “keep it simple and straightforward”가 있다.

이 말은 로키드 스컹크 웍스 – U2, SR-71 블랙버드 등을 제작 - 에서 엔지니어를 리드한 켈리 존슨이 반복적으로 사용하면서 유명해졌다. 이 말이 엔지니어가 바보라는 말은 아니다. 오히려 반대이다. 이 원칙은 디자인 엔지니어 팀을 다루는 존슨의 이야기에서 잘 예시된다. 도구가 빈약한 전투 조건 하에서 평범한 메카닉에 의해서 수리될 수 있도록 제트 항공기가 디자인 되어야만 하는 것은 도전이다. 따라서 “stupid”는 디자인(혹은 수리 작업)을 쪼개는 방식과 그것을 수리할 수 있는 지식 사이의 관계를 가리킨다. 이 약어는 미 공군과 소프트웨어 개발 분야에서 많이 사용된다.

커패시터 제조 회사들은 시뮬레이션의 편의를 위해서 디커플링 커패시터 모델을 제공해 준다. 대부분 2가지 종류를 제공하는데 하나는 RLC 모델이고 다른 하나는 S-Parameter 모델이다. 이 둘 중에서 어떤 것을 사용하는 것이 적절할까?

아래 그림이 힌트를 주고 있다.

위 그림은 Xillinx white paper(wp411__Sim_Power_Integrity.pdf)에서 발췌한 것이다.

진한 파란색은 RLC 모델의 임피던스 특성을 보여주고 있고, 빨간색은 S파라미터 모델의 임피던스 특성을 보여준다. 공진점 살짝 위 주파수까지는 두 모델이 같은 특성을 보여 준다. 그러나 공진점 살짝 위 주파수부터 두 모델 간에 임피던스 값이 벌어지기 시작한다. 100 MHz에서 보면, 최소 50%에서 최대  250%정도까지 차이가 벌어진 것을 확인할 수 있다. 

따라서 고주파 영역의 정밀도가 중요할 경우 RLC 모델 대신에 S파라모델을 사용하는 것이 좋다.

디커플링에 사용되는 커패시터의 전기적 등가 모델은 C와 함께 ESL(기생 인덕턴스)와 ESR(기생 저항)이 직렬로 연결된 형태를 형성한다. 그리고 그렇게 형성된 회로의 주파수에 대한 임피던스 곡선은 아래(좌상)와 같다.

저주파에서는 커패시턴스(Capacitance) 때문에  임피던스가 낮아지다가 공명 주파수를 기점으로 ESL이 주요해져서 임피던스가 올라가게 된다.

만약에 커패시턴스 값은 일정한데 패키지 사이즈를 달리하면 어떻게 될까? 패키지 사이즈를 달리한 다는 것은 곧 ESL 값을 달리한다는 것과 같은 말이다(마우팅 조건이 동일하다고 가정 시). 그리고 그 결과가 위 그래프(우상)에 나타나 있다.

하강 곡선을 그리는 쪽 관점에서는 커패시턴스 값이 일정하기 때문에 임피던스 그래프를 형성하는 축이 일정하다. 그러나 상승 곡선을 그리는 쪽 관점에서는 ESL이 다르기 때문에 축의 이동(shift)이 발생한다. ESL 값이 작아질수록 축이 오른쪽으로 이동한다. 즉 공명 주파수가 높아진다. 그리고 결과적으로 낮은 임피던스를 형성하는 대역폭이 증가한다.

커패시턴스 값이 동일하다면 사이즈가 작은 커패시터가 디커플링에 유리하다. 좀 더 확장해서 생각해 보면, 동일 패키지라도 최대한 마운팅 인덕턴스를 작게 디자인을 해야 디커플링 대역폭이 증가한다.

새로운 가정으로 패키지(ESL)는 동일한데 커패시턴스 값이 다른 경우를 생각해 보자. 이 경우 ESL이 동일하므로 공명주파수 후에 임피던스가 상승하는 축은 동일하다. 반면 공명 주파수 이전의 임피던스 하강 축은 커패시턴스 값에 따라서 이동(shift)한다. 커패시턴스가 클수록 축은 왼쪽으로 이동 한다(위 그림 좌하). 그러므로 넓은 대역폭을 확보하려면 패키지와 마우팅 조건이 동일할 경우 커패시턴스 값이 큰 것이 유리하다.

위 두 가지 가정을 조합해 보면(위 그림 우하), 넓은 대역폭을 확보하기 위해서 커패시턴스 값을 다중으로 사용할 경우, 그것들을 동일 패키지로 사용하지 말고, 작은 커패시턴를 갖는 커패시터는 사이즈도 작은 것을 사용해야 한다는 것을 알 수 있다.

 노이즈 소스 주변에 디커플링 커패시터를 배치할 때 어떻게 하는 것이 효과적인 배치가 될까? 효과적인 배치는 결국 기생 인덕턴스 성분이 최소화 되는 배치가 효과적인 배치일 것이다. 아래 그림은 노이즈 소스 주변에 디커플링 커패시터 16개를 배치한 그림이다. case1은 같은 극성이 같은 방향이 되도록하여 빽빽하게 배치한 것이고, case2는 빽빽하게 배치하되 극성을 교차해가며 배치를 한 것이다. case3은 커패시터 간에 간격을 두면서 같은 극성으로 배치한 것이고 case4는 극성을 교차해가며 배치한 것이다. 이들 중에서 어떤 것이 가장 좋은 특성을 보일까?

Decoupling Impedance(디커플링 임피던스 특성 분석)

Decoupling이란, 어떤 power와 ground 사이에 DC에서는 impedance가 매우 높고 AC에서는 impedance가 낮은 소자를 놓아서, power와 ground 사이에 DC는 차단하고 AC(노이즈)는 통과시켜서 한 지점의 AC 성분이 다른 지점으로 넘어가지 않도록 하는 것이다.

따라서, decoupling을 얼마나 효과적으로 잘 할 수 있는 지는 power와 ground 사이의 decoupling 소자의 특성에 의존할 수 밖에 없다. Decoupling 소자로 주로 사용되는 것은 capacitor 이다. Capacitor는 DC는 차단하고 AC를 통과시키는 특성을 갖고 있기 때문에 이런 용도로 사용하기에 아주 적합한 소자이다.

여기서는 capacitor 자체 보다는 decoupling 관점에서 capacitor와 관련된 어떤 부분이 어떻게impedance에 영향을 주는지에 대해서 살펴본다.

Capacitor는 등가회로로 ESR, ESL, C의 직렬 회로로 구성할 수 있다. 따라서, 이 값들이 바뀌면 특성도 바뀌게 된다. 이 값들이 변할 경우 어떻게 power와 ground 사이의 impedance가 변하지는 지, 여러 capacitor들의 조합, 그리고 노이즈원과 capacitor의 거리와의 관계에 대해서 살펴보도록 한다.

제일 먼저, power-ground 판으로 구성된 기생 capacitor의 특성을 살펴보자. 요즘 만들어지는 대부분의 고속 PCB는 ground와 power를 판(plane) 형태로 디자인을 한다. 그 이유는 return path의 형성을 쉽게 만들어 주기 위해서 이다. 그런 결과로 wire로 전원을 공급할 때보다 비교할 수 없이 훨씬 큰 기생 capacitor가 만들어진다(물론 이런 기생 capacitor는 의도적으로 만들어진 소자 capacitor와는 비교할 수 없이 작은 경우가 대부분이다).

위 그래프는 PPE 재질의 prepreg를 사용하고 판 사이의 거리가 0.335 mm 인 정사각형 모양의 판으로 구성된 power-ground plane pair이다.

측정 포인트는 보드의 중앙이다. 판의 크기가 작을수록 공진 주파수가 높아지는 것을 알 수 있다. 즉 고주파 노이즈를 더 효과적으로 제거한다.

위 그래프에서 또 하나 눈여겨볼 부분은 다른 일반 capacitor들과 마찬가지로 공진 주파수를 기준으로 주파수가 멀어질수록 impedance가 커진다는 점이다. 즉, 공진 주파수에서 멀어지면 decoupling 기능 수행 능력이 떨어진다는 점이다. 따라서 원하는 노이즈를 제거하고 싶은 영역이 높을수록 보드의 사이즈가 작은 것이 유리할 것이다.

다음으로 판과 판사이의 거리를 조정할 경우 impedance가 어떻게 변하는 지 살펴보자.

위 그래프는 PPE 재질의 prepreg를 사용하고 판의 크기가 300 x 300 mm인 power-ground plane pair의 거리를 0.1mm와 0.335 mm로 했을 경우의 그래프이다.

측정 포인트는 보드의 중앙이다. 판의 거리가 가까울수록 impedance가 낮아져 decoupling 특성이 좋아진다. 공진 주파수는 같다. 즉, 보드 사이즈가 같으면 공진 주파수는 같고, 판 사이의 간격이 좁을수록 특성은 많이 좋아진다(노이즈를 제거하는 대역폭이 넓이진다). 이것은 같은 값을 같는 capacitor를 병렬로 여러 개 사용하는 것과 같은 효과이다.

 Power-ground 판에 의해서 발생하는 기생 capacitor는 ESR성분이 매우 작다. 따라서 공진 주파수에서 sharp한 그래프가 그려진다. 그러나 일반 소자 capacitor는 주파수에 따라서 변하는 (상대적으로 큰) ESR값을 가지고 있다. 이 ESR이 decoupling impedance에 어떤 영향을 주는지 살펴보자.

위 그래프는 앞 예에서 판 사이의 거리가 0.335 mm일 때에 보드의 중앙에 100nF 짜리 capacitor를 부착한 경우이다(ESL = 1 nH). 측정 포인트는 위와 마찬가지로 보드의 중앙이다.

ELR 값이 작을수록 공진 주파수에서 뾰족한 그래프가 만들어지고 클수록 부드러운 곡선이 만들어진다. 주의해서 볼 부분은, 100 nF capacitor가 없을 때에 비해서 공진 주파수 이하 부분의 impedance가 낮아졌다는 것이다. 즉 노이즈 제거 대역폭인 커진 것을 알 수 있다(anti-resonance 무시). 다만 오히려 capacitor가 없을 때에 비해서 impedance가 높아지는 부분(anti-resonance)도 생기는데, 이 부분을 최소화 하려면 ESR값이 큰 capacitor를 사용해야 한다.

capacitor의 ESL은 decoupling에서 어떤 영향을 주는지 살펴 보자. 위의 예와 같은 보드 조건에서 capacitor의 ESR = 0.01 ohm 으로 가정(실제로는 이보다 큰 경우가 대부분이다)하고 ESL 값만 1nH와 2nH 두 가지 경우로 비교를 해 보자.

위 그래프를 보면 ESL이 커지면 공진 주파수가 낮아져서 decoupling 특성이 변하는 것을 볼 수 있다. ESL이 커지면 고주파 노이즈 제거 능력이 나빠진다(반대로 상대적인 저주파 노이즈 제거 능력은 좋아진다).

특정 주파수 구간에서는 ESL이 2 nH 인 capacitor를 2개를 사용하는 것이 ESL이 1 nH 인 capacitor 1개를 사용하는 것보다도 특성이 더 좋지 않음을 확인할 수 있다. 고주파 노이즈 제거에서 ESL을 작게 하는 것이 중요하다.

여러 종류의 값으로 capacitor를 구성할 경우에는 impedance가 낮은 주파수 대역폭을 더욱 넓힐 수 있다.  그림은 100 nF하나만 사용한 경우와 100 nF에 1 nF와 10 10 nF를 더 한 경우들을 보여 준다.

위 그림에서는 세가지 값을 모두 조합한 경우에 제일 좋은 그래프 모양을 보여주고 있다.

Capacitor와 capacitor가 병렬로 만나면 반드시 두 공진 주파수 사이에 anti-resonance가 발생을 하게 되어 있다. 이것은 특정 주파수 범위에서 공진을 유발할 수 있으므로, ESR 값이 큰 capacitor를 사용해서 peak 값을 억제하거나 anti-resonance 주파수가 원하는 동작 주파수 범위 밖에 있도록 디자인을 해야 한다.

이번에는 decoupling capacitor의 거리가 멀어지면 impedance가 어떻게 변하는지 알아보자.

위 그래프는 보드의 중앙에 capacitor를 배치했을 때와 중앙으로부터 각각 15, 30 mm 떨어진 지점에 capacitor를 배치했을 때의 그래프이다. 측정 포인트는 역시 중앙이다.

거리가 멀어지면 공진 포인트가 낮은 주파수 대로 이동하는 것을 볼 수 있다. 즉 ESL 성분이 커지는 것을 확인할 수 있다. 또한 거리가 어느 정도 멀어지면 더 이상 ESL성분이 커지지 않는 것도 확인 할 수 있다. 즉, capacitor는 적절한 유효 반경을 가지고 있는 것이다. 비교적 짧은 거리에서도 impedance의 변화가 많으므로, capacitor는 노이즈원에 최대한 가깝게 배치하는 것이 바람직하다.

Mounting Inductance(패드 디자인의 임피던스에 대한 영향)

ESL이 decoupling capacitor의 특성을 크게 변화시킬 수 있다는 것은 알고 있을 것이다. 보드 디자인에서 자주 사용되는 MLCC(multi-layer ceramic capacitor)의 경우 대개 1nH 이하 ESL 성분을 가지고 있다(작은 것은 300 pH 정도 된다). 그런데, 실제로 capacitor가 보드에 장착이 되려면, pad를 통해야 한다. 그리고 그 pad는 trace를 경유하고 via를 통하여 power와 ground 판에 연결되게 된다. 이 과정에서 capacitor의 ESL보다 더 큰 inductance 성분이 발생할 수 있는데 이것을 mounting inductance라고 한다. 마운팅 인덕턴스는 trace와 via를 어떻게 그리느냐에 따라서 큰 폭으로 값이 변한다. 그러면 실제 PCB에서 패턴을 뽑아내는 경우를 생각해 보자.

위 그림의 좌측(parallel)처럼 뽑아낼 수도 있고 우측(serial)처럼 뽑아낼 수도 있다. 혹은 한쪽은 위아래 다른 쪽은 좌우로 뽑아낼 수도 있을 것이다. 여기서는 위 2가지 경우만 생각해 보자.

위 그래프는 Er = 3.5, 판 간격 0.335 mm인 PPE 보드에 100 nF capacitor를 1개 중앙에 위치시키고 capacitor의 mounting pad에서 trace를 뽑아서 via를 통해 power와 ground에 연결했을 때의 impedance 곡선이다.

결론적으로 얻을 수 있는 것은, parallel하게 trace를 뽑는 것이 serial하게 뽑는 것보다는 약간 좋다. 더욱 중요한 것은 trace의 길이가 짧을수록 특성은 매우 좋아진다는 것이다.

※ trace 두께을 두껍게 하면 inductance 성분은 작아진다. 위에서 inductance에 거의 영향을 주지 않는 다는 것은 width를 length와 비교했을 때 그렇다는 것이다. 즉 width를 두껍게 하는 것보다 length를 줄이는 것이 더 중요하다는 의미 이다.

Power Plane Overlap(파워 판 겹침의 임피던스에 대한 영향)

가끔씩 아래 그림과 같이 여러 개의 power 판이 1개의 ground 판을 reference하는 경우를 보게 된다. 이 경우에 각 판 사이에는 어떤 impedance 관계가 형성이 될까?

아래 그래프가 그 답을 알려 주고 있다.

파란 선(original)은 power2가 없을 때의 power1과 ground 사이의 impedance이다. 빨간 선(float-blocking)은 power2가 power1과 ground 사이의 삽이 되었을 때의 power1과 ground 사이의 impedance이다. 원래의 경우와 거의 비슷하다. Power1과 power2 사이의 impedance는 녹색선(coupling to other plane)이다. Power1의 AC(노이즈) 성분은 ground보다 power2로 더 잘 coupling 된다.

Power1과 ground 사이에 100nF(ESL = 1 nF, ESR = 0.01) 짜리 capacitor를 삽입했을 경우에 어떤 변화가 있는지 살펴보자. 분홍 선은 power1과 ground 사이의 impedance 곡선이 capacitor에 의해서 변한 것을 보여준다. 그런데 capacitor를 삽입하지 않은 power2와 ground 사이의 impedance도 변한 것을 볼 수 있다(연한 풀색 선). 

Power plane들이 overlap이 되어 있을 경우에 각 power들은 서로 영향을 준다는 것을 알 수 있다. 따라서, 한 쪽의 decoupling이 좀 빈약하더라도 다른 쪽의 영향을 받아서 극복이 될 수도 있다. 그러나, 더 나쁜 상황도 생각할 수 있는데, 예들 들어 두 power가 12V와 1.2V 처럼, power 간의 크기 차이가 크다면 큰 쪽에서 발생한 노이즈가 작은 쪽으로 쉽게 전이되어 에러를 유발할 수도 있다. 혹은 하나의 power가 digital이고 다른 power는 analog일 경우에도 문제를 일으킬 수 있다. 다만, 크기가 비슷한 digital power끼리라면 문제되지는 않을 것이다.

  디커플링이란 커플링(coupling)이 되지 않도록 하는 것이다. Coupling이란 결합한다는 뜻이므로, decoupling은 분리한다는 뜻이다. 무엇을 분리한다는 것일까? Power에 섞여 있는 noise를 분리해 낸다는 것이다. 파워에는 저주파 노이즈나 고주파 노이즈가 끼어 있을 수 있다. 노이즈가 발생하는 원인은 전원회로와 PDN이 이상적이지 않기 때문이다. 즉 부하에서 원하는 전류에 대응하지 못하기 때문에 파워가 출렁거려서 나타나는 현상이 노이즈 이다(외부에서 유인된 경우는 제외). 이러한 노이즈는 동적인 전류가 흐르는 곳에서 유발이 되므로, 노이즈 원은 전원 회로 혹은 부하가 될 수 있다. 노이즈 원에서 발생한 노이즈는 다른 곳으로 커플링 되기 전에 바로 그 곳에서 없어지도록 해결하는 것이 가장 좋고, 그렇게 하는 것이 디커플링이다. 따라서 디커플링 캐퍼시터는 노이즈원에 최대한 가깝게 위치해 있는 것이 좋다. 디커플링 캐퍼시터는 파워에서 발생한 노이즈 성분을 그라운드로 빼주는 역할을 한다. 그래서 노이즈 원에서 발생한 노이즈가 파워의 다른 깨끗한 부분으로 넘어가지 않도록 차단하는 역할을 한다. 노이즈는 어디서 유발되었는지에 따라서 특정한 주파수 성분을 가지고 있으므로, 효과적으로 노이즈를 제거하기 위해서는 노이즈 주파수와 가까운 공명 주파수를 갖는 캐퍼시터를 사용하는 것이 바람직하다.

  디커플링과 유사한 것으로 바이패스(bypass)라는 것이 있다. 바이패스는 신호가 흐르는 루프를 구성하는 하나의 요소로 신호를 우회시키는 것이다. 만약에 바이패스 캐퍼시터가 없다면 신호가 어떤 다른 경로를 찾으면서 큰 임피던스 불연속을 경험하게 되는 경우가 있다. 이런 경우 신호에 왜곡이 발생할 것이다. 바이패스는 좀 더 작은 임피던스의 경로를 제공해서 신호의 품질을 유지시켜 준다. 따라서 바이패스 캐퍼시터는 신호를 통과시키기에 적절한 공명주파수를 가지고 있는 것이 좋으며, PCB에서 물리적인 위치는 신호선 주변이어야 한다. 좀 더 정확히 하자면 드라이버 칩의 power 혹은 ground 핀 주변이어야 한다(혹은 레퍼런스가 바뀌는 부분에서 사용할 수도 있다). 바이패스와 디커플링은 목적에 분명한 차이가 있지만, 둘 다 사용되는 위치와 효과가 비슷해서 유사한 역할을 한다.