PCBInside

그라운딩 임피던스

 TDR(Time Domain Reflectometer) 장비는 step 펄스 신호를 쏘고 돌아오는 반사파를 측정해서 임피던스를 잰다. 정확하게는 돌아오는 반사파의 전압을 측정한다. 그리고 그 값에서 계산을 통해서 임피던스를 알아낸다. 

 TDR 장비는 각 장비의 성능에 따라서 rise time이 다르다. 분석 용도로 사용되는 고성능 장비의 경우 rise time이 1x ps 정도로 짧지만 양산 등에서 Pass/Fail을 가리기 위해 단순 임피던스 측정용으로 사용되는 저성능 장비는 xxx ps 정도로 길다. 신호가 바라보는 임피던스 변화는 rise time에 의존한다는 사실을 생각하면, TDR 장비에 따라서 임피던스가 다르게 측정될 수 있을까? 변화가 심한 부분이라면 정답은 예 이지만, 변화가 없는 안정화된 구간이라면 답은 아니오이다.

 안정화 된 구간에서의 임피던스 측정은 장비의 성능에 관계없이 정확한 임피던스가 측정된다. rise time이 빠르면, 전압값이 빠르게 상승하지만 전류도 같이 빠르게 상승한다. rise time이 느리면, 전압값이 느리게 상승하지만 전류도 같이 느리게 상승한다. 따라서, 안정화 된 구간에서의 임피던스는 rise time의 함수가 아니다. 다만, 임피던스 측정이 끝나는 트래이스 끝에서는 무한대를 향하는 임피던스의 기울기가 rise time의 영향을 받는다. 또한 트래이스에 미세한 임피던스 변화가 발생할 경우 rise time이 느린 TDR은 변화를 감지하지 못할 것이다.

PDN impedance에 영향을 주는 요소는 여러 가지가 있는데, 그 중에서 Pin 수, Plane Pair수, Capacitor 종류 수의 영향만 살짝 살펴 보았다.

PDN 영향 요소 몇가지.pdf

50 오옴 임피던스 제어 어디까지 해야 하나(인터페이스 설계자/PCB 제작자/수입 검사자)

  일반적으로 고속 디지털 보드에서 50 오옴으로 임피던스 제어를 한다. 관리는 통상은 +/-10% 로 하지만, 좀 더 타이트한 관리가 필요할 경우 +/-5% 로 관리를 한다. 임피던스를 관리하는 이유는 신호의 노이즈 마진 중 임피던스 불연속에 의해서 발생하는 부분이 계산된 마진을 넘지 않게 하기 위함이다. 따라서 임피던스 공차의 제한은 인터페이스 설계자가 시스템 성능을 고려하여 결정 한다. 아날로그 신호나 저속 디지털에서는 구지 임피던스 관리를 할 필요가 없다. 신호가 트래이스 구간을 전송선으로 보지 않기 때문이다. 요즘처럼 매우 빠른 고속 디지털 보드이면서 사용 전압이 낮은 경우, 인터페이스 설계자는 임피던스 공차의 한계를 +/-5%로 정할 수 있다.

  제작된 PCB의 임피던스는 TDR 장비를 이용하여 측정하게 된다. 문제는 측정되는 트래이스의 길이가 길어지게 되면, 측정된 임피던스가 처음과 비교하여 상승한다는 것이다. 처음 임피던스가 50 오옴이라 하더라도 트래이스 길이가 길어지면 뒤 단은 50 오옴보다 커지게 된다. 트래이스 길이가 짧을 경우 임피던스가 높아지더라도 52.5 오옴(5% 관리) 이내에 들어올 것이다. 그러나 트래이스가 매우 길면, 임피던스는 관리 목표를 벗어나게 된다. 이것은 TDR 신호가 측정하려는 트래이스를 지나면서 손실되기 때문이다(TDR은 실제를 반영한다).  PCB 내에 긴 트래이스가 있는 경우 그 트래이스는 관리 범위를 벗어날 수 있다. 그렇게 만들어진 보드는 수입 검사자에 의해서 불합격 판정을 받을 것이다. 그러면 그것이 PCB 제작자의 문제인가? 아마도 아닐 것이다.

  원래 SI에서 임피던스 관리라 함은 특성 임피던스(Zo)가 변하지 않게 하는 것이다. 그런 관점에서 보면 처음에 50 오옴의 임피던스가 나오고, 짧은 구간에서 그값의 변화가 없으면 PCB 제작 과정에서 임피던스 관리(제어)는 적절히 잘 이루어진 것이라 볼 수 있다. TDR로 측정한 임피던스가 길이가 증가함에 따라서 상승하는 것은 손실때문이다. 따라서, TDR 측정 시 임피던스 상승으로 인한 spec. over는 손실 관점에서 접근해야할 문제다. 즉, PCB 길이를 짧게 하거나, 트래이스 두께를 두껍게 하거나, pre-emphasis/equalizer 등을 사용해서 해결해야 하는 문제다. 즉 인터페이스 설계자가 처음에 고려해야할 사항이라는 것이다.

  임피던스 관리 측면에서 정확히 50 오옴을 못 맞춘다면 차라리 살짝 높은 편이 살짝 낮은 편보다 좋게 보는 편인데, PCB 제작자는 임피던스를 spec. in 시키기 위해서 아래로 살짝 낮추려 한다. 이것은 실제 신호 관리 측면에서는 바람직한 것이 아니며 눈가리고 아웅 한 것과 같다. 왜냐하면 시작과 끝 사이의 임피던스 차이가 동일하기 때문이다. 즉, 손실은 그대로인데 트래이스에 처음 실리는 전압만 살짝 낮춘 것이기 때문이다(차라리 살짝 높이는 것이 좋은데).

  요즘 디바이스들의 핀 간 pitch가 줄어들고 PCB 제조 공정 기술이 발달하면서 트래이스의 굵기가 100um 이하로 제작되는 경우가 많아지고 있다. 불행한 것은 이 경우, 트래이스의 도체 손실이 더욱 크게 발생한다. 왜냐하면 면적은 길이의 제곱이기 때문이다. 즉 이전과 동일한 트래이스 길이를 가지고 있었는데, 트래이스의 폭이 줄어들면서 이전보다 손실이 훨씬 커질것이다. 이런 상태에서 임피던스를 제작자에게 맞추라고 한다면 답이 나오지 않을 수 있다. 수입 검사자는 제작업체가 제대로 만들지 못한다고 생각할 것이고, 제작 업체는 나름 최선을 다하겠지만 골탕먹는 꼴이 될 수 있다. - 요즘 0.5 oz에 수십 um 트래이스 폭으로 PCB가 제작되면서 예전에는 잘 보이지 않던 손실이 크게 보이고 있다.

  임피던스와 손실은 재료의 선택과 물리적 구조로 결정이 된다. copper라고 하는 재료는 PCB에서 바꿀 수 있는 재료가 아니다. 유전체는 어느 정도 선택을 할 수 있지만, 어쨌든 제한은 있다. 따라서 이러한 제한된 조건 하에서 시뮬레이션 등을 통하여 관리 범위 등을 예측하고 그에 합당한 디자인을 해야 할 것이다. PCB 제작자가 그 한계를 뛰어 넘는 PCB를 만들어 줄 수는 없기 때문이다.

※ 트래이스 폭, 두께, 길이, 유전체 등이 포기 할 수 없는 요소라면, 성능 degrade로 trade-off 할 수 있을 것이다.

"Location, Location, Location"

몇 년 전에 부동산 관련 글에서 읽은 제목이다. 부동산 선택의 기준 혹은 가격의 기준은 여러가지가 있겠지만, 제일 중요한 것이 위치라는 점을 강조한 제목이었다. 부동산 가격을 결정하는 요소 중에는 몇 년 되었는지, 어떤 자재나 공법을 썻는지, 어떤 브랜드인지 등 여러 가지가 있겠지만 그런 모든 것보다 훨씬 중요한 것이 위치라는 것이다. 이것은 강남에 있는 30년된 비 브렌드 아파트가 지방에서 방금 지은 유명 브랜드 아파트보다 훨씬 비싸다는 것을 보면 쉽게 알 수 있다. 혹자는 30년된 아파트는 감가 상각이 되어서 가치가 제로라고 하는 어처구니 없는 주장을 하는데 아마도 위치의 중요성을 전혀 모르는 사람이라고 생각할 수 밖에 없는 것 같다. 부동산 비전문가인 내가 보기엔 낡은 건물을 철거하고 새로짓는데 드는 비용 보다도 위치 비용이 훨씬 더 크기 때문일 것이라고 미루어 짐작 한다. 

암튼, 오늘 설명할 내용의 중요성을 강조하려다 보니 엉뚱한 얘기를 길게 한 것 같다. 본론으로 들어가서, 오늘의 이야기는 눈치쳇겠지만 임피던스의 중요성을 강조하기 위함이다. PCB 디자인은(SI 설계는) 임피던스로 시작해서 임피던스로 끝난다. 임피던스를 허용되는 마진 범위 내에서 일정하게 유지시키는 것이 SI 설계이기 때문이다.

임피던스가 무엇인지가? 그것은 신호(전자기장)가 전달되면서 바라다 보는 L과 C의 비율이다. 임피던스를 유지한 다는 것은 이 비율을 일정하게 유지한 다는 것이다. PCB는 이상적으로 만들 경우, 트래이스에서는 일정한 임피던스가 유지된다. 그럼 임피던스가 변하게 하는 요소는 무엇인가? 그것은 C나 L을 변화시키는 요소로 주로 via와 connector이다. via와 connector의 사용은 물리적으로 임피던스의 변화를 가져올 수 밖에 없다.

확인해야할 것은 첫째로 via(혹은 connector)가 신호가 볼 때 임피던스가 변하는 구간 처럼 보일 것인가를 먼저 파악하는 것이고, 두번째로 변하는 구간이라면 어떻게 하면 변화를 최소화 할 것인지를 결정하는 것이다. 먼저 변하는 구간으로 볼 것인지에 관하여는, 신호의 주파수 성분이 via 구간을 전송선으로 볼 것인지를 확인하는 것이다. via를 통과하는 데 걸리는 시간이 신호의 최고 주파수 성분이 볼 때 충분히 짧지 않으면 전송선으로 보게 될 것이다. 전송선으로 본다는 것은 트래이스와 트래이스를 잇는 비아를 전송선으로 본다는 것이고 그 구간에서의 임피던스 불일치 효과가 전달되는 신호 성분에 실제로 나타난다는 의미이다.

예들 들어 5mm 정도의 높이를 갖는 비아가 있고, 여기를 5GHz 신호가 지나 간다고하자. 신호가 비아를 통과하는 시간은 FR4에서 대략 36ps 정도 된다. 5GHz는 시간으로 환산하면 200ps이다. rise time 성분은 대략 70ps 정도로 볼 수 있다. 36ps와 70ps의 관계를 생각하면 5GHz 신호에게 5mm 높이의 비아는 전송선으로 보기에 충분한 구간이라는 결론을 내릴 수 있다. 따라서 via 설계를 최적화하여 impedance가 유지되는 via 설계를 해야 한다. 만약에 500MHz 정도의 신호가 동일 비아를 지나 간다면 rise time이 대략 700ps 정도일 것이므로 전송서처럼 보이지 않아 비아 구간을 무시해도 될 수도 있다.

이제 비아에서 어떻게 임피던스가 변하는지 살펴보자.

그림 1)은 마이크로스트립으로 달려가고 있는 PCB 트래이스의 단면이다. 신호는 화면을 뚫고 나오는 방향으로 흐르고 있다. 이경우 두 도체(트레이스와 리턴 플레인) 사이에 C성분(파란색 화살표)과 L성분(빨간색 화살표)이 균형을 이루고 있다. 제조상의 편차가 없다면 즉 이상적이라면 트래이스의 폭이 변하지 않는한 임피던스는 변화없이 일정하게 유지된다. 

* 참고: 트래이스 폭이 증가하면 L증가는 거의 없이 C가 증가하므로 임피던스는 낮아질 것이다.

그림 2) 그림1처럼 달리는 트래이스가 비아를 만나 리턴 패스를 공유하는 트래이스로 레이어를 갈아탄 경우의 단면이다. 순간적으로 약간의 L변화가 있었지만 거의 무시할만 하다. 반면 C는 상대적으 많이 커지는 것을 알 수 있다. C를 최소화 하려면 비아와 리턴 경로 사이의 간격을 멀게하거나 바라다보는 면적을 최소화 해야 한다. 그런 방법으로는 비아와 리턴 사이의 간격(안티패드)을 크게 하거나 바이의 높이를 줄여야 한다. 비아의 높이를 줄일 수 없는 경우라면 back-drilling 등을 통해 바라다보는 면적을 줄여야한다.

* 일반적으로 비아는 트래이스보다 훨씬 넓은 면적을 가지고 있어서 C가 커지기 쉽다.

그림 3) 트래이스가 여러 개의 레이어를 건너 뛰어 리턴 플레인이 바뀐 경우의 단면이다. 이 경우 C도 커지지만 L이 상당히 많이 커질 수 있는 문제를 가지고 있다. L은 두 도체 사이의 거리(검정색 화살표)와 밀접한 관련이 있는데, 리턴 경로를 이어주는 비아가 신호 비아와 얼마나 떨어져 있느냐가 L이 얼마나 커지냐를 결정하는 핵심사항이다. 고속 신호용 connector에서 G-S-G-S-G 구조로 신호를 배치하는 이유도 바로 이 L성분이 커지는 것을 방지하기 위함이다(두 비아사이의 거리가 멀어지면 L이 증가하므로). 비아에서 커지는 C와 L의 비율이 트레이스에서 C와 L의 비율과 최대한 같아지도록 설계를 하면 임피던스 불일치로 인한 노이즈를 최소화 시킬 수 있다.

고속 신호에서는 가급적 비아 사용을 자제하는 것(MS로 사용하는 것)이 바람직하고, 그것이 어려울 경우 그림 2처럼 리턴패스를 동일 레이어가 되도록 하며 비아의 C가 작아지도록 설계하는 것이바람직하며 그림 3처럼 디자인해야 하는 경우 ground shorting via의 위치가 최대한 신호 via와 가깝게 되도록 해야한다(엄밀하게는 L/C 비율이 트레이스 임피던스와 같은 비율이 되는 위치가 되로록 해야 한다).

<덧붙임1> 오늘 이 글을 쓰는 이유는 어떤 분이 5GHz 신호를 전송하고 싶은데 via 설계를 어떻게 해야 하느냐고 물은 것에 대한 정성적인 답변이다. 정확한 치수에 대해서 알고 싶다면 실제 환경을 반영하여 2.5D 혹은3D 모델링을 하고 거기서 스파이스 혹은 s-파라미터 모델을 추출하여 시뮬레이션을 통한 최적화된 via 크기와 shorting via의 거리를 산출해야 할 것이다. 

<덧붙임2> 신호(전자기장)가 PCB 상에서 흘러가는 모습이 3D(탑뷰/단면뷰)로 머리 속에 그려지며 C와 L이 커지거나 작아지는 모습이 그려진다면 정성적으로는 SI를 거의  다 이해한 것이나 마찬가지다.

Impedance (임피던스)

임피던스는 여러 가지 방법과 말로 표현할 수 있지만 전송선에서 임피던스는 ‘전류에 대한 전압의 비’라고 표현하는 것이 가장 적절하다. 즉 어떤 도체(혹은 소자)에 전류를 흘리면 그 도체 (혹은 소자)에 걸리는 전압의 비를 말하는 것이다.

Z = V / i

따라서 impedance가 일정하다면, 일정한 전류에 대해서 항상 일정한 전압이 유지 된다. 위 그림은 저항 기호로 표시되어 있는데, 이것은 PCB의 trace 일수도 있고 부하일 수도 있고 전류가 흐를 수 있는 그 어떤 것이라도 된다. 임피던스가 변한다는 것은 같은 전류를 흘렸을 때 거기에 걸리는 전압이 변한다는 것을 의미한다. 이것이 우리가 PCB를 만들 때 임피던스를 컨트롤하는 이유이다. 신호를 전달하는 경로의 임피던스가 균일하지 않으면 신호에 의해 걸리는 전압이 균일하지 않게 되는 것을 의미하고 이것이 바로 신호의 왜곡이며 노이즈이다.

임피던스는 R + X 이다. 신호가 전달되는 도체도 R + X 의 형태로 표현할 수 있는데, R은 값이 매우 작기 때문에 무시하면, 결국 임피던스는 신호를 전달하는 도체의 리액턴스 성분으로 표현이 될 수 있다.

위 그림은 마이크로스트립의 예 인데, 마이크로스트립 뿐만 아니라 다른 경우도 위 그림의 오른쪽과 같이 모델링을 할 수 있다. 위 모델을 계산하면 임피던스는 다음과 같은 식과 같이 된다.

Voltage(전압)

보드 디자인에서 전압은 사실 전류보다는 덜 중요하게 생각할 수도 있다. 왜냐하면, 많은 경우 전류가 흐른 결과로서 전압이 나타나는 데, 문제가 되는 부분은 원하지 않는 전류의 흐름으로 전압이 예상과 달라지는 경우이기 때문이다. 즉, 우리는 전류의 흐름을 통제 하고자 하는 것이지 전압을 통제하고 하는 것이 아니다. 전압은 그저 전원에서 주워진 값을 그대로 사용하는 경우가 대부분이다.

그래도, 전압은 전류와 뗄래야 뗄 수 없는 관계이므로 살펴보자. 전류의 경우와 마찬가지로 핵심적으로 알아야 할 정석적 개념만 알아보도록 하겠다. 나머지 기본적인 설명들은 기존의 교과서에 아주 잘 기술되어 있으니 필요할 때 참고 하면 된다.

모든 책들이 전압을 설명할 때 물에 비유를 많이 한다. 이 비유는 너무나 좋은 비유이므로 여기서도 그래도 사용하겠다. 파이프에 물이 흐른다고 하자. 물이 흐르려면 파이프의 어느 쪽에선가는 물을 밀어내는 압력이 필요하다. 그리고 흐르는 물의 양은 압력의 세기에 영향을 받는다. 물의 흐름에 대한 파이프 영향은 어떨지 생각해 보자. 이 때 파이프 한 쪽 끝에서 물을 밀어 내는 압력은 일정하다고 가정하자. 파이프의 굵기가 좁아지면 흐르는 물은 줄어들게 되고 파이프의 굵기가 굵어지면 흐르는 물은 늘어나게 된다. 파이프의 굵기는(좀 더 정확하게는 파이프의 모양) 물의 흐름에 영향을 준다.

이제 물의 흐름을 전류의 흐름과 비교하자. 물의 흐름은 전류라고 할 수 있다. 그리고 이 전류가 흐를 수 있도록 밀어내는 힘이 바로 전압이다. 파이프에 해당하는 것을 conductor(도체)라고 부르며, 이 도체의 모양이나 특성에 따라서 전류가 바뀔 수 있다. 파이프 중간에 팔랑개비나 물탱크를 달면 물의 흐름에 영향을 줄 수 있는데, 마찬가지로 회로에서도 도체 사이에 inductor(인덕터)나 capacitor(캐퍼시터)를 달아서 전류의 흐름에 어떤 영향을 줄 수 있다.

다시 한번 정리하면, 전압은 전류가 흐르게 하는 힘이므로, 전압이 없으면 전류는 흐를 수 없게 된다. 반대로 전류가 흐르게 되면 거기에는 반드시 전압이 존재하게 된다. 그런데, 주의해야 할 사항은 전류가 흘러서 형성된 전압이 처음에 우리가 전원으로 준 전압과는 다를 수 있다는 점이다. 그것은 그 회로 상에 어떤 소자들이 형성되어 있느냐에 따라 달라진다. 물론 회로 디자이너가 의도적으로 넣은 소자는 이미 고려된 부분이므로 문제되지는 않을 것이다. 그러나, 기생적으로 만들어지거나, 디자이너가 미처 생각하지 못한 부분들(그냥 도체로 생각한 부분들)이 소자처럼 동작해서 원하지 않는 전압 레벨을 만들어 낸다.

위 식은, 전류는 전압이 존재할 때, 즉 0이 아닐 때 흐르게 되며, 도체(혹은 회로 상의 소자)의 임피던스(impedance)의 영향을 받는다는 사실을 알려준다.

전압은 전류를 흐르게 해주는 힘, 그 이상도 이하도 아니다.

Reactance(리액턴스)

전류의 흐름은 resistance, capacitance, inductance에 의해서 방해를 받는다. 이러한 방해를 임피던스(impedance; Z)라고 하고 그 중에서 capacitor와 inductor에 의한 방해를 리액턴스(reactance; X)라고 한다. Reactance가 resistance와 다른 점은 reactance는 주파수에 따라 변하는 함수라는 점이다. 즉 주파수에 따라서 값이 커지기도 하고 작아지기도 한다. 또 하나 다른 점은 전류와 전압 사이의 위상을 90도 단위로 바꾼다는 것이다. 위상 개념이 들어가기 때문에 임피던스를 표현할 때는 복소수의 개념을 이용한다. 그래서 임피던스는 다음과 같이 표현이 된다.

캐퍼시터에 의한 리액턴스를 capacitive reactance라고 하는데, 이 리액턴스는 주파수가 커질수록 작아지고 또한 캐퍼시턴스가 커질수록 작아진다. 이것을 식으로 표현한 것이 아래이다.

앞에 마이너스(-)가 붙는 이유는 전압이 전류보다 90도 뒤쳐지기 때문이다(복소평면의 마이너스 Y축 상에 값을 갖는다).

인덕터에 의한 리액턴스를 inductive reactance 라고 하는데, 이 리액턴스는 주파수가 커질수록 커지며 인덕턴스가 커질수록 커진다. 이것을 식으로 표현한 것이 아래이다.

인덕티브 리액턴스는 전압이 전류보다 90도 앞선다(복소평면의 플러스 Y축 상에 값을 갖는다). 두 리액턴스 값은 복소평면에서 Y축에 표시되고 레지스턴스 값은 위상이 없기 때문에 X축의 플러스 축 상에 표시가 된다. 위 두 리액턴스를 합치면 리액턴스는 다음과 같다.

아래 그림은 임피던스의 각 성분에 따라서 어떠한 관계가 형성되는지에 대해서 설명하고 있다. 리액턴스 성분이 없다면 임피던스는 레지스턴스와 같아진다. 리액턴스 성분 중 인덕티브한 성분과 캐퍼시티브한 성분이 같지 않다면 둘 중에 하나의 성분이 주요하게 작용할 것이다. 그리고 아무리 캐퍼시티브하거나 인덕티브하더라도 레지스턴스 성분이 있으면 위상은 정확히 90도의 관계가 아니라 -90도에서 +90도 사이의 값을 갖게 된다

Resonance (공진)

먼저, 앞에서 언급된 소자들의 임피던스 특성을 살펴보자. 소자를 통해서 흐르는 전류는 파워를 제외하고는 대부분 AC이기 때문에 임피던스 특성을 살필 때 주파수의 함수로 보는 것은 매우 타당하다. 편의상 스케일을 log scale로 한다.

 저항은 주파수와 무관하고, 캐퍼시터는 주파수가 증가함에 따라서 임피던스가 낮아지고, 인덕터는 주파수가 증가함에 따라서 임피던스가 높아진다. 그러나 우리가 실제로 사용하는 소자들은 이상적인 단독 형태의 소자들이 아니다. 캐퍼시터의 경우 기생 inductance 성분이 있고, inductor의 경우에도 기생 capacitance가 있다. 따라서 실제의 소자들은 C와 L이 직렬로 연결되거나 병렬로 연결된 경우이다. 이런 경우의 impedance 특성은 아래와 같다.

C와 L이 조합이 되면 흥미로운 현상이 벌어지는데, 공진(resonance) 혹은 공명 이라고 하는 것이 발생한다. 이것은 낮은 주파수에서 주요하게 작용하던 성분이 주파수가 올라가면서 그 성분은 점점 줄어들고, 반대로 낮은 주파수에서는 힘을 쓰지 못하던 성분이 주파수가 올라감에 따라서 힘을 얻어서 두 성분간에 힘의 크기가 똑같아 졌을 때 발생한다. 이 경우는 리액턴스 성분이 0이 되어 임피던스는 레지스턴스 성분만 갖게 되는, 0에 가까운 저항 혹은 엄청 큰 메가급 저항처럼 보이게 된다. 이것이 발생할 때의 주파수를 공진(혹은 공명) 주파수라고 한다.