PCBInside

IBIS 파일 안에는 디바이스(component)의 버퍼 정보 외에도 각 핀들에 대한 패키지 기생 정보 즉 패키지의 R, L, C 값에 대한 정보가 담겨 있다. 보통 시뮬레이터들은 이 정보를 활용하여 시뮬레이션을 할 수 있다. 시뮬레이션에 패키지 정보를 포함시킬 수도 있고 뺄 수도 있다. 보통 핀에서 프로빙을 할 경우에 문제가 되지 않지만 다이(die)에서 신호 프로빙을 할 경우, 패키지 정보가 포함 되지 않는 시뮬레이터들이 많다. 이 경우 정확도를 위해 패키지 정보를 포함 시키려면 불편함을 감수하면 패키지 기생 값을 R,L,C 모델로 스키메틱에서 그려야 하는 수고를 해야한다. - Hyperlynx 같은 툴은 사용자의 추가 노력 없이 핀에서 프로빙 할 지 다이에서 할 지 고를 수 있는 옵션이 있어서 편하다. 

아무튼, 핀 수가 좀 많으면 이것을 일일이 그리는 것도 은근히 시간 많이 걸리고 귀찮다. 부품 평균 값으로 쓸 수도 있지만 그것은 어디까지나 평균 값인 것이고 핀에 따라서 편차가 클수도 있으므로 개별 핀의 기생 값을 사용하는 것이 바람직할 것이다. 암튼, 매뉴얼로 값 넣다 보면 실수하기도 쉽고... 귀찮다. 그래서, IBIS 파일에서 핀의 패키지 기생 R, L, C 값을 읽고 자동으로 SPICE 모델을 만들어 주는 툴을 만들어 보았다.

rlc spice model generator from ibs 150802.xlsm

그냥 급하게 만들어 본 것이라 제약 사항이 좀 있다.

*.ibs 파일의 형식은 windows 형식(LF+CR) 텍스트 파일이어야 한다. UNIX 형식(LF)은 오류가 난다. 일부 *.ibs 파일은 유닉스 형식을 저장되는 경우가 있으므로 확인해야 한다. 워드로 읽어서 저장할 때 윈도우 형식으로 저장하면 쉽게 형식을 바꿀 수 있다. 그 외에 2번 실행시 파일 저장 안되는 오류 등 몇가지 버그들이 있지만 사용에 큰 지장은 없다. 필요하다면 VBA 소스 코드를 수정해서 사용하면 된다.

부가적으로 SPICE 모델 추출 외에 각 핀의 패키지 내 wire impedance와 propagation delay 리스트를 작성해 준다.

아래는 사용 과정이다.

먼저, 탐색기에서 rlc spice model generator form ibs 150802.xlm를 클릭하여 실행한다.

매크로 보안 경고가 뜨면 '콘텐츠 사용'을 눌러 프로그램을 실행 시키다.

IBIS 파일을 찾는 파일 열기 다이얼로그가 열리면 모델 추출을 원하는 *.ibs 파일을 찾아서 연다.

프로그램이 즉시 실행되어 ZnTD라는 시트가 생성되며, 각 핀의 패키지 impedance와 propagation delay 가 자동 계산되어 리스트로 보여진다.

첫 번째 시트(Sheet1)를 클릭하면 방금 읽어 들인 IBIS 파일이 보여진다.

이제 방금 엑셀 매크로를 실행한 폴더를 다시 보면 IBIS 파일 안에 정의된 부품 이름으로 된 폴더가 생긴 것을 확인할 수 있다. 폴더 하나를 들어가 보면 각 해당 핀 별로 기생 SPICE 모델이 생긴것을 확인할 수 있다.

모든 핀에 대한 SPICE 모델이 부품 폴더 안에 들어 있다.  그 중 하나를 텍스트 에디터로 열면 아래 처럼 자동으로 생성된 모델으 확인할 수 있다.

1. Smith123을 실행시키면 아래와 같은 화면이 나타난다.

2. 먼저 매칭을 시키기를 원하는 데이터 포인트를 입력한다. 데이터 포인트는 마우스 아이콘이나 키보드 아이콘을 클릭해서 입력할 수 있다.여기서는 마우스 아이콘을 클릭한다.

3. 마우스 아이콘을 클릭하면 커서가 자동으로 스미스차트의 중앙으로 이동한다. 이제 커서을 원하는 좌표 위치로 이동 시킨다음 클릭한다(여기서는 대략 60+j70 정도 위치에서 클릭한다).

4. 방금 입력한 데이터 포인트가 어떤 주파수에서 동작할지를 설정하는 서브 윈도우가 나타난다. 거기서 매칭을 원하는 동작 주파수를 입력한다. 여기서는 500MHz로 가정한다.

5. 데이터 포인트 입력이 끝나면, 스미스차트에 데이터 포인트가 표시된다. 동시에 우측 로그 창에도 데이터포인트(DP1)의 좌표정보와 동작 주파수가 표시된다.

6. 로그 창에서 DP1을 클릭하면 해당 데이터 포인트의 정보가 나타난다.

OK나 Cancle을 클릭해서 다이얼로그를 닫는다. 이후 추가되는 데이터 포인트는 로그 창에서 클릭해서 해당 포인트의 정보를 위처럼 볼 수 있다.

7. 이제, DP1(ZL)을 Zs(50ohm)에 매칭시키기 위한 회로를 구성해 보자. 먼저 스미스차트에서 데이터 포인트(1로 표시되는 점)를 클락한다.

데이터포인트가 녹색으로 바뀌면서 상단 툴바의 Series와 Shunt 부품 버튼이 활성화 된다.

8. 상단 툴바에서 Shunt 항목 중 C 버튼을 클릭한다.

스미스차트 상에서 Shunt C로 인해서 데이터 포인트가 이동할 수 있는 궤적이 녹색으로 표시된다. 

9. 궤적을 따라 마우스를 이동시키다 원하는 포인트에서 클릭한다. 여기서는 Z차트 50인 원과 만나는 위치에서 클릭을 한다.

Shunt C가 추가됨으로 해서 DP1은 DP2로 이동하게 된다. 추가된 C 값은 회로도를 보면 나온다.

10. 이번에는 상단 툴바에서 Series 항목중 L 버튼을 클릭한다.

스미스차트 상에서 Series L로 인해서 데이터 포인트가 이동할 수 있는 궤적이 녹색으로 표시된다. 궤적을 따라 마우스를 이동시키다 원하는 포인트에서 클릭한다. 여기서는 차트 중심 위치에서 클릭한다.

11. Shunt C(5.75pF)와 Series L(21.7nH)를 추가하므로써 57.34 + j70.22 에 위치하던 데이터 포인트를 500MHz에서 50으로 이동시켰다. 즉 DP1과 50ohm 임피던스 사이에 Shunt C(5.75pF)와 Series L(21.7nH)로 구성된 회로를 추가하므로서 두 데이터 포인트를 매칭시켰다.

12. DP을을 50ohm 위치로 이동시키는 방법은 다양할 수 있는데, Shunt L과 Sereis C로 만들 수도 있다. 아래는 그렇게 구성한 것이다.

Capacitor Explorer 2.0

Capacitor Explorer is a free tool for viewing impedance profile of capacitors. Many capacitor manufacturers are provide capacitor models which is a zipped file containing s-parameter formatted model files. 

Those models are used on power integrity simulation. Before selecting capacitor, you must know the the impedance characteristics of capacitors and that can be done by using Capacitor Explorer.

Capacitor manufacturers may provide similar tool like this. But those tools show only their products and may not show the total results of multiple capacitors.

커패시터 익스플러러 2.0

커패시터 s-parameter 모델의 impedance profile을 쉽게 볼 수 있고, 다수의 부품을 선택하거나 부품 수량을 변경했을 때의 impedance 변화를 비주얼 하게 볼 수 있다.

커패시터 s-parameter 파일은 murata나 samsung 같은 제조 회사 홈페이지에서 다운 받을 수 있다. 보통 zip 행태로 압축되어 있는 것을 받아서 적당한 폴더에 풀어 놓고 사용하면 된다.

보통 칩 조제사들도 이와 유사한 툴을 제공하지만, 오직 자신들의 부품만 보여 주며, 여러 개를 선택할 경우 조합한 결과를 보여주지 않지만 이 툴은 칩 제조사와 상관없이 사용할 수 있다.

Free Version

setup_ce20le.exe

Normal Version

setup_ce.exe

User Guide

Sample Library

Prerequisite(사전 요구 사항):

A folder which include s-parameter files of capacitors is a library. library must be in your computer. A sample library is here. ☞

s-parameter 데이터 파일을 포함하고 있는 폴더를 라이브러리라고 한다. 라이브러리가 컴퓨터  있어야 한다. 샘플 라이브러리를 여기서 다운 받을 수 있다. ☞

When the tool executed first, no data is displayed. Because library is not set yet.

프로그램을 처음 구동하면 빈 화면이 보인다. 라이브러리가 설정되지 않았기 때문이다.

So, you must set up library by clicking Setting > Root Folder menu.

따라서, 먼저 Setting > Root Folder 메뉴를 클릭해서 라이브러리를 설정한다.

You can select a folder in folder selecting dialog. And that will be a root library. A library can include a sub library. In this case, CAPACITOR is a root library and it has 3 sub libraries which are AVX, Murata, and Samsung.

폴더 찾아보기 다이얼로그에서 폴더를 선택한다. 그 폴더가 root 라이브러리가 된다. root 라이브러리는 서브 라이브러리를 포함할 수 있다. 여기서는 CAPACITOR 가 root 라이브러리이고 AVX, Murata, Samsung 등 3개의 서브 라이브러리를 포함하고 있다. 

After selecting root folder(library), Capacitor Explorer gathers information about characteristics of capacitors from s-parameter data. It can take a minute. After setup is finished, all capacitors are listed in component list table(large red ellipse). Component library panel shows the folder structure of libraries(red arrow). Minimum and maximum values of filters are set(red circle). In summary panel, total number of capacitor is displayed. In this case, CAPACITOR library has 6,166 capacitors.

루트 폴더(라이브러리)를 선택하면, s-parameter 데이터로부터 커패시터 특성 정보를 수집하는 과정이 처리된다. 이 과정은 시간이 조금 걸릴 수 있다. 라이브러리 설정이 끝나면, 모든 커패시터가 component list 테이블에 등록된다(빨간 큰 타원). component library 패널은 라이브러리 폴더 구조를 보여준다(빨간 화살표). 필터의 최대/최소 값이 설정되고 총 커패시터 수량이 summary 패널에 표시된다. 여기서 CAPACITOR 라이브러리는 6,166 개의 커패시터를 가지고 있다.

If you want to see library structure, click triangle left to CAPACITOR. it expands sub libraries.

라이브러리 구조를 보고 싶으면, CAPACITOR 옆에 삼각형을 클릭한다. 그러면, 서브 폴더가 펼쳐진다.

If you click Murata library, capacitors only included in Murata folder are displayed . "CAPACITOR\Murata" displayed upper component list table let you know that  you select Murata library. As a result, component table show only 1,931 capacitors which are in Muratra folder. Selecting folder is a kind of filtering action.

만약 Murata 폴더를 클릭하면, Muratra 폴더에 있는 커패시터만 component list 테이블에서 보여준다. component list 테이블 위의 "CAPACITOR\Murata"는 현재 선택된 폴더가 Murata 폴더임을 알려 준다. Murata 폴더 안에 있는 커패시터의 수량은 1,931 개 이다.  폴더를 선택하는 것은 필터를 적용하는 것과 같다.

You can filter out capacitors by checking & setting filter panel. In this case, size filtering is applied. only 0402~0603 size capacitors will be displayed. There are 818 capacitors which size is between 0402 and 0603.

Filter 패널의 값을 설정과 항목 체크로 리스트 될 커패시터를 필터링할 수 있다. 여기서는 0402~0603 사이즈 커패시터만 보이도록 적용했다. 0402~0603 사이즈 커패시터의 총 수는 818 개 이다.

If you click CAPACITOR in component library panel, all capacitors which size is 0402~0603 will be displayed. There are 1,311 capacitors which size is 0402~0603 in CAPACITOR folder. Compare this to upper case.

만약 component library 패널에서 CAPACITOR를 클릭하면, CAPACITOR 폴더 내의 모든 0402~0603 사이즈 커패시터가 테이블에 표시된다. CAPACITOR 폴더 내에는 모두 1,311 개의 0402~0603 사이즈 커패시터가 있다. 위 경우와 비교해 보라.

In component list table, you can sort component by clicking item titles. The sortable items are EIA Size, Value, ESL, ESR, Fres, Q, and V. Clicking item title again changes sorting order.

Component list 테이블에서 각 항목의 제목을 클릭해서 부품을 정렬할 수 있다. 정렬할 수 있는 항목은 EIA Size, Value, ESL, ESR, Fres, Q, 그리고 V이다. 항목 제목을 한 번 더 클릭하면 정렬 순서가 바뀐다.

You can see the impedance graph of a capacitor by clicking V column.

V 열을 클릭해서 어떤 커패시터의 임피던스 그래프를 볼 수 있다.

You can change the number of a capacitor in No column to see parallel effect. Compare the below graph to upper one(1 vs. 3).

커패시터의 병렬 효과를 보기 위해서 No 열에서 커패시터의 수량을 바꿀 수 있다. 아래 그래프를 위 그래프와 비교해 보라(1 대 3).

You can know all components showing its impedance graph easily by clicking V item title. Black line mean sum of all checked capacitors.

V 항목 제목을 클릭하면, 현재 선택된 모든 커패시터를 쉽게 확인할 수 있다. 검은색 라인은 선택된 모든 커패시터의 합이다.

RF 웹사이트인 rfhd.com에서 Smith tool v1.9 라는 툴을 알게 되었는데, Win7에서 실행이 되지 않아 XP 모드로 수행을 해 보았다. RF 엔지니어들에게는 요긴한 툴 인것 같다. 그래서 Win7에서 실행 될 수 있는 유사 툴을 만들어 보았다. 만들고 보니 Win7에서 수행이 되는 Smith tool v3.0이 나온 것을 알게 되었다. T.T

사용 환경 : Windows 10, Windows 7, Windows XP

setup.exe

(악성코드 없으니 안심하고 사용하세요)

1.0d 수정 내용:

  1. 파일 저장/불러오기 활성화

  2. reference change 기능 활성화

  3. 마우스 스크롤 휠로 Zoom In/Out 기능 추가 (오른쪽 버튼 클릭시 화면 중앙 이동 기능과 함게 확대 시 편의 증대)

1.0c 수정 내용:

  1. 파일 저장 및 불러오기 기능 추가

  2. 1pF 미만 커패시터 값 0pF으로 표시되던 것 fF로 표시되도록 수정

  3. Zoom 기능 추가(패닝은 중심이 오고 싶은 곳을 마우스 오른쪽 버튼으로 클릭)

1.0b:

  1. 첫 버전

S-parameter는 원래 RF 분야에서 먼저 시작되어 현재는 고속 디지털 SI분야에서도 많이 사용되고 있다. S-parameter는 touchstone이라는 포맷의 텍스트 파일로 주파수 별로 포트의 데이터들이 매트릭스 형태로 기록하고 있다. 많은 양의 데이터를 테이블 형식으로 기록하고 있으므로 텍스트 파일을 그냥 볼 수는 없고 반드시 전용 뷰어로 보아야 만 한다.

Spara123은 단순히 s-parameter를 비주얼 하게 그래프로 보여주는 프로그램이다. SI/PI 엔지니어에 맞게 만들었기 때문에 스미스 차트를 보여주는 기능 등은 없다. 다만 S parameter를 Z parameter로 변환하는 기능은 가끔 필요하므로 S to Z 변환 기능만 있다. 프로그램 사용은 설치 필요없이 다운 받은 파일을 압축 해제한 후에 실행하면 된다.

CL03A104KP3NNN_Series2.s2p 라는 S 파라미터의 S11(X축 log, magnitude 축 log scale)

interconnection_sample1.s2p 라는 S 파라미터의 S21(X축 log scale, Y축 linear scale)

DUT1_PPS_F1.z5p 라는 Z 파라미터의 각 포트별 임피던스 그래프

spara123_0.92.zip

(팁)

1. 그래프 위에서 오론쪽 마우스 클릭 후 Ranges 에서 범위를 입력하여 그래프를 Zooming할 수 있다.

2. 그래프 위에서 오론쪽 마우스 클릭 후 Go to 에서 값을 입력하여 트랙바를 원하는 위치로 이동 시킬 수 있다.

   주파수 상에서 Go to에 해당하는 다음 값을 찾고 싶을 때는 Next 버튼을 클릭하면 빠르게 찾을 수 있다. 

   dB 형식에서는 -3dB 나 -20dB 버튼을 누르면 빠르게 해당 주파수를 찾을 수 있다.

3. 일부 파일은 0 Hz 정보를 포함하는 경우가 있는데, 0Hz 정보를 그래프에서 제거할 수 있다.

   0 Hz가 있으면 log scale로 그래프를 볼 수 없다.

4. S parameter 데이터가 PDN impedance 데이터 인 경우 'S to Z' 버튼을 눌러 Z parameter로 변환할 수 있다.

수정 내용:

0.92:

  1. X축 Log 모드에서 10 decades 이상일 때 값 표시 오류 수정.

  2. 2포트 디바이스의 2번 포트 short 조건에서 Z11 변환 기능 추가(decoupling capacitor Z 특성 볼 때 유용).

  3. 파일 저장될 때 확장자의 포트 숫자 번호 잘못 붙는 오류 수정.

0.91:

  1. 탐색기(explorer)에서 연결 프로그램 설정 시, *.sNp 파일 클릭으로 프로그램 실행되며 해당 파일 로딩 기능 추가.

메모장 위치 어디서나 손으로 쓴 것 처럼 사용 가능한 세상에서 가장 사용하기 편한 계산기!!!

메모장 어느 위치든 입력하고 엔터치면 해당 줄에 입력된 내용이 계산된다.

사용 예:

1.01 수정 내용:

  중복 실행 방지 (중복 실행으로 인한 버그 수정)

1.0 수정 내용:

  폰트 수정 기능 추가(이제 작은 글씨는 조금 불편하다능... ㅠㅠ)

  커서 위치 기억 기능 추가

0.73e 수정 내용:

  1. e관련 오류 수정. 예를 들어 1.3*((1.2e-6/(2*4.7e-6))^0.5) 처럼 e가 들어간 표현에서 계산되지 못하던 오류 수정

  1. icon 이미지 변경

  2. 상태바 클릭으로 base, angle, format 변경 기능 추가

  3. 처음 구동 시 popup 메뉴의 기본 항목 미표시 오류 수정

0.73c 수정 내용:

  1. enter 버튼 오류 수정

  2. 원래 윈도 크기로 돌리기 메뉴 추가

0.73b 수정 내용:

  1. 고정 윈도에서 re-sizable 윈도로 수정

  2. 윈 vista 이상에서 프로그램 폴더(C:\Program Files\) 내에 로그 및 환경 저장 문제 수정

  3. 버튼 메뉴 보이기/숨기기 기능 추가

  4. 최소화 시에 트레이로 보내기 기능 추가

0.72 수정 내용:

  1. log, exp, abs 연산자 오류 수정

To approaching PI(Power Integrity) scheme strategically, you may be forced to use a tool. Usually a PI tool is very expensive and have some inconvenient settings at initial stage. This tool(PI123) let you get results very quick with little setting. A weak point is a little low accuracy.

The purposes of this tool are two. One is raising your intuition by watching the varying results as you adjust settings. Other one is that you can plan rough decoupling outline quickly.

PI(Power Integrity)를 전략적으로 접근하려면 도구의 도움이 없이는 안되는데, 일반적으로 PI 도구는 매우 비쌀 뿐만아니라 초기 설정이 매우 번거로운 편이다. 본 도구는 아주 간단한 몇 가지 설정을 통해서 정확도는 다소 떨어지지만 결과를 매우 빠르게 볼 수 있게 해준다.

  본 도구는 2 가지 정도로 활용 가능하다. 하나는 설정 변경 등을 통해서 어떻게 PDN(Power Distribution Network) impedance profile이 변하는 지를 살펴보며 직관력을 기르는데 유용하다. 다른 하나는 디자인 초기에 매우 빠르게 대략적인 decoupling capacitor 사용 전략을 세울 수 있다.

Free Version

setup_pi123le.exe

Normal Version

setup_pi123.exe

User Guide

Sample Library

Prerequisite:

1. A folder which include s-parameter files of capacitors is a library. library must be in your computer. A sample library is here. ☞

2. The capacitor library must be set by Capacitor Explorer. the Capacitor Explorer user guide is here: ☞

Usage:

1. Basic Concept

1.1 PI(Power Integrity)

  PI is keeping power stable to protect wrong operation caused by distorted power. Other words, PI keeps power distorted.

1.2 Source of Distortion(Noise)

  A conductor which connects power source and load is not a perfect one. It’s not ideal. It’s a network containing parasitic resistance, parasitic inductance, and parasitic capacitance. So some of the power is applied to this network and the other is applied to load. The network exists between power source and load is called PDN (Power Distribution Network). That is the reason voltage at load is distorted.

  If the conductor connecting power source and load is a perfect one, the circuit will be like a Fig 1a. But, the real is like a Fig 1b

Consequently,

Vload  =  Vsrc  -  Vpdn

Here, for understanding concept, the arithmetic expression is used.

The amount of noise is related to PDN and dynamic current flowing into load. The condition of dynamic current is defined at Operating Condition section on  this software.

1.3 Power Distribution Network(PDN)

  PDN is composed with R, L, and C.  These values are determined by the physical (geometrical) shape and material characteristics. Therefore power and ground conductor size and the length of gap formed on PCB and the permittivity of dielectric material used in PCB affect the PI.

  You can define R (Resistance of Planes), L (Inductance of Planes), and C (Capacitance of Planes) which are the components of PDN composition at PC Board Structure Definition section  and Load Input Structure Definition section on  this software.

  Because L and C which are the main components of PDN are functions of frequency, the impedance of PDN is changed according to frequency of current flowing into load. 

  If the current flowing through PDN is static, impedance of L will be zero and impedance of C will be unlimited, as a result R will be the only component of PDN. Generally R is very small to ignore. So all supplied voltage from power source will be applied to load. This case is similar to the ideal case. There will be no power distortion.

  But if the current flowing through PDN is dynamic, impedance of L will be increased and impedance of C will be decreased. It seems like that the load supplied by near C not by power source. There will be isolation between load and power source. Under this situation, the current supply can be inappropriate and can make power distortion (noise).

1.4 Power

  The reason power distorted at load is not only PDN but also power source itself. The ideal power can respond all bandwidth of frequency. But real power can respond to a limited bandwidth.

  Fig 2a is an ideal power source and Fig 2b is a real power use in real world. In real power there are inductance component and resistance component inside. Therefore, the more frequency increased, the more responsibility decreased. In other words, the more the frequency of dynamic current required by load is increased, the more impedance of parasitic inductance is increased. As a result power source can’t supply the requisite. This means the power distortion (noise) at load. Consequent, parasitic R, L, and C of power source must be added to PDN. The main impedance components of PDN are C and L of PCB and L of power source.

  You can define parasitics of power source at Power Source Definition section on this software.

1.5 Impedance Graph of PDN

  This graph shows you an impedance characteristic of a PDN. The blue line is a impedance. To 100 KHz, as frequency is increased, the impedance is increased. From 100K Hz to 2 MHz, the impedance is kept 50 mohm. Between 2M ~ 20M Hz, the impedance increased rapidly. After 20M Hz, the impedance is decreased. After showing lowest impedance near 40 MHz, the impedance increase again.

  Assume that 1.8 V is applied to a PDN which impedance characteristic is the same above and 1 A current is flowed through it. If the frequency component of the current is 10K Hz, the impedance of the PDN will be 6 mohm, so the voltage applied to PDN (Vpdn) is 6 mV and the voltage applied to load (Vload) will be 1.794 V. If the frequency component of the current is 1 MHz, the impedance of PDN will be 50 mohm, Vpdn is 50 mV and Vload will be 1.75 V. This value is not 1.8 V but will be no problem to operate. How about 10 MHz? Zpdn will be 0.23 ohm and Vpdn is 0.23 V, as a result, Vload will be 1.57 V. This value is a candidate to fail.  How about 20 MHz? Zpdn will be 3 ohm and Vpdn is 3V. as a result, Vload will be -1.2 V. But this is not possible. Then what will be happen? Cause of high PDN impedance, the current will be reduced. so Vpd will never go high than source and Vload will never be negative. but reduced current make load behave abnormal.

  If supply voltage is 1.8 V and 95% of the supply must be applied to load, Vpdn must be smaller than 0.09 V which is 5% of supply voltage (1.8 V). For this, impedance of PDN must be smaller than 90 mohm acquired by 0.09 V / 1 A. 1 A is the dynamic current value. The red line of above graph is the line under which impedance of PDN kept low for PI. This red line is called target impedance. The above graph let us know that over 6 MHz the voltage ripple at load is bigger than 5% of 1.8 V.

2. Tool Usage

2.1 GUI

2.2 Title Bar

  When you pressed new button or in the beginning, ‘untitled’ is displayed. When a file is loaded or saved, file name is displayed

2.3 Menu

2.4 Power Source Definition Section

  The parasitic components of power source like Rs, Ls, C, E, ESL, ESR are set in power source definition section. These values can be acquired by measuring your power source output at a given load condition. i.e, a specific current consuming condition and comparing the measured data to simulation results. Simulation result can be adjusted for matching the measure one by changing parasitic values.

  There is a circuit which has power source, switch, and load. Refer figure 3. When switch is turned on, voltage waveform like a fig 3 could be acquired. The parasitic inductance(Ls) of power source cause voltage drop when switch is turned on. The inductance could be calculated if you know the ∆t, ∆V, and the amount of current during ∆t. The parasitic resistance(Rs) is the difference voltage between a voltage before switch turned on and a saturated voltage after switch turned on. Using simulator is better to get the C, ESL, and ESR values than calculating by hand.

  If there are many power sources, you can input those all. You can copy current power source information by pressing ‘+’ button. The name of copied power source is ‘new’. You can change the name by clicking it and retype the name and press enter key. A power source which is not needed any more can be deleted by pressing ‘-’ button.

  Change of parasitic values of a power source makes change of the impedance of a PDN at low frequency.

case 1.

case 2.

case 3.

  Compare the case 1 and 2. Reducing  power source intrinsic inductance(Ls) makes the impedance of a PDN lower at low frequency. In other word, Increasing parasitic inductance make impedance higher. Compare the case 1 and 3. Reducing bulk power capacitor makes the impedance of a PDN higher at low frequency.

2.5 PCB Structure Definition Section

  Parasitic inductance and capacitance of PCB make an important role in the impedance of a PDN. The inductance and capacitance components are defined by geometric shape of PCB and material of dielectrics. The parasitic values can be calculated from PCB structure definition panel.

  The parasitic value of capacitance is determined by the area of power and ground conductors and the gap of two conductors. The value of parasitic inductance is determined by the gap and the current flowing path. Generally power and ground conductor has a plane shape for SI (Signal Integrity). Assume the shapes of planes are rectangle. Power plane area is acquired by multiplying horizontal length and vertical length. If power and ground plane is not same, the smaller area must be selected. There is a assumption that power plane area is rectangle. If your design has different shape, use similar rectangle which size is similar. This reduces resistance and inductance extraction tolerance error. You can use s-parameter data to place this section for accurate simulation.

  If there are many PCB definitions, you can input those all. You can copy current PCB definition information by pressing ‘+’ button. The name of copied PCB definition is ‘new’. You can change the name by clicking it and retype the name and press enter key. PCB definition which is not needed any more can be deleted by pressing ‘-’ button.

 The graph below shows the change of PDN impedance according to change of power plane area. Other conditions are same.

case 4.

case 5.

  As power plane area increased, the parasitic capacitance of PDN is increased and resonance frequency of PDN move left. 

2.6 Load Input Structure Definition Section

  Parasitic inductance of Load Input physical structure make an important role in the impedance of a PDN. The inductance components are defined by geometric shape of Power/Ground pin and via of load. The parasitic values can be calculated from load input structure definition panel.

  The parasitic value of inductance at load input pin is determined by the pin and via physical structure. The smaller the size, the smaller the inductance. Low inductance is good for lowering the impedance of a PDN. If the number of power and ground pins increased, the current flowing through a pin or via decreased. Increasing pin number is good for PI. 

If there are many Load definitions, you can input those all. You can copy current load input structure definition information by pressing ‘+’ button. The name of copied load input structure definition is ‘new’. You can change the name by clicking it and retype the name and press enter key. Load input structure definition which is not needed any more can be deleted by pressing ‘-’ button.

 The graph below shows the change of PDN impedance according to change of load input structure. Other conditions are same.

case 6.

case 7.

  As via spacing decreased, the parasitic inductance of power pin decreased. As a result, the impedance  of a PDN at high frequency shift to right.

2.7 Using Bare PCB S-parameter

  For accurate simulation, you can use bare pcb s-parameter data. The data can be acquired by field solver simulator. If you use imported bare PCB data, it will override the definitions of PCB structure and load input structure.

  You can import bare PCB data by right clicking on impedance graph and selecting import bare PCB profile menu.

2.8 Operating Condition Section

  Target Impedance is the maximum limit of a PDN impedance for keeping power ripple within allowed limit. The value is determined by voltage of power source, and tolerance(R), and maximum dynamic current(C).

  Typically IC allows 10% of voltage tolerance. For example, IC operating at 3 V normally allows 2.7 V. But for safety margin at board level, using 2.7 V is very risky. Therefore margin must be smaller. 5% may be adequate. And if this condition is satisfied, voltage will never drop under 2.85 V.

  It is not static current that cause noise but dynamic current. Therefore, when defining maximum dynamic current, it’s not maximum operating current of chips but differential amount of current on operating. If an IC has a current consuming pattern like above fiture, the points inducing noise are current transition point. The current change (∆i) is the value could be maximum dynamic current. 

  The operating frequency and current transition time is related to dynamic current variation, Therefore it will affect the target impedance. 

  The graph below shows the change of operating condition. Other conditions are same.

case 8.

case 9.

  If dynamic current is increased, target impedance must be decreased. 

2.9 Decoupling Capacitor Section

  PDN impedance of a bare PCB is not appropriate in high speed. It has a limited bandwidth. Therefore, decoupling capacitors must be added on PDN to keep impedance low to the frequency you wanted. In empty cell at decoupling capacitors table, right click and select Add menu for adding capacitor. Selecting add menu will show you the decoupling capacitor selection dialog.

  By default the quantity of added capacitor is 1. You can change it by clicking Qty column. The graph below shows the impedance change of a PDN by adding capacitors. The impedance(blue line) is lower than target for all frequency.

  Deleting capacitor listed on decoupling capacitors table can be done by clicking right mouse button on that row at which the capacitor listed and select Delete menu. If you want to edit a decoupling capacitor on table, click right mouse button on the row at which the capacitor listed.

  You can list many decoupling cases by pressing ‘+’ button in the PDN panel. 

  You can see listed capacitors impedance on Capacitor Explorer too by right clicking on table and select view on Capacitor Explorer menu.

  The below show the lunched Capacitor Explorer.

   Compare the upper graph to the below one(PI123).

2.10 Decoupling Capacitor Dialog

  Decoupling capacitor dialog will be appeared when Add or Edit menu is selected on the decoupling capacitors table. In this dialog, you can select a capacitor which will be inserted or replace to a PDN. In here, capacitor mounting condition is defined(left red round rectangle). Mounting inductance is very important factor. It is affected physical structure of PCB stackup, pad, and via. Therefore the value must be set similar to real PCB environment. You can select a capacitor in the capacitor list(upper big blue round rectangle) by clicking. the information of selected capacitor is displayed at selected capacitor characteristics panel(dark yellow round rectangle). The effective inductance of the capacitor which is the sum of mounting inductance and intrinsic capacitor ESL is displayed at right bottom of dialog(right small red round rectangle).

  You can see the impedance graph of selected capacitor by right clicking and selecting view on capacitor explorer menu in capacitor list. 

  By pressing Ok button, capacitor can be listed on decoupling capacitors table.

2.11 Graph

  There are two graphs. The upper graph shows the voltage level at load. The lower graph shows the impedance of a PDN. X axis is frequency. The black line is a voltage level (upper) and a PDN impedance (lower) of bare PCB without decoupling capacitors. The blue line shows decoupling capacitors effect. The red line is the maximum allowed voltage margin (upper) and impedance (lower). Right over the end of red line is not important. 

  The frequency and impedance are displayed in log scale. Minimum displayed voltage is the 70% of supply voltage and the value positioned at 2/3 point is 90% of supply voltage.

  The slide bar under graph can be moved. The ripple voltage value and impedance value of PDN displayed at status bar.

2.13 Status Bar

  Messages related to operation is displayed or ripple voltage and PDN impedance values are displayed.