Backplane Design

원 포인트 레슨 2011. 11. 16. 10:01
Question : 
 저는 수년동안 high-speed-board design을 하다가 이제는 telecom bussiness 때문에  backplane design을 합니다. 사용되는 파워는 -48V와 -48V return 인데, backplane의 모든 line card에 사용이 됩니다. 각 line card는 isolating dc/dc converter가 있어서 -48V를 5V와 3V로 변환하여 사용합니다. line card 사에에는 많은 1.25-Gbps의 differential signal pairs가 backplane을 지나 갑니다.
1. -48V와 -48V return supplies를 위해서 backplane에 power plane을 할당할 필요가 있을까요?
2. differential stipline이 -48V/-48 RETURN plane을 reference하게 할 수 있나요?
3. 만약 2번을 하게 한다면, -48V supply의 noise는 어떻게 다루어야 하나요?
4. edge-coupled 가 broadside-coupled 보다 좋은 이유는 무엇인가요?
 
Answer :
dc/dc converter가 "isolated"라면, -48V/-48 RETURN 와 5V, 3V, 그리고 gournd 사이에는 어떠한 DC 관계도 없음을 의미합니다. 이런 경우라면 -48V/-48 RETURN 를 위해서 solid plane이 필요하지는 않습니다. dc voltage drop이 너무 생기지 않는 범위내에서 그냥 굵은 trace로 충분합니다. 경우에 따라서는 2-oz 를 사용할 수도 있습니다. 이렇게 하는 것이 layout의 space를 적게 차지하는 것입니다. 큰 전류를 흘려야 한다면 metal bus bars를 사용해서 motherboard에 bolt를 체결할 수 있습니다. 그리고 케이블을 직접 bus bars에 연결하면 됩니다.
 motherboard 안에서 많은 solid plane이 chassis ground와 연결됩니다. 이 레이어를 chassis_A라고 부르면, 이 plane는 routing layers를 분리하게됩니다. 따라서 모든 traces는 chassis ground를 reference하게 됩니다. motherboard의 양 바깥쪽에는 solid chassis_A plane을 둡니다. 그리고 이 plane의 가장자리에 strip을 노출시켜서 product chassis와 연결시킵니다. chassis_A plane은 virtual sea of vias를 이용해서 연결합니다. via의 간견은 signal rise and fall time보다 가까워야 합니다.
 differential driver가 완변하게 균형이 맞지 않는면 chassis_A layer는 fast transitients의 일부를 전달해야 합니다. 따라서, chassis_A layer의 어떤 한 부분은 motherboard와 같은 potential이 아닙니다. card가 "quiet: chassis connection을 요구할 경우, I/O signals에 low pass filtering을 사용해야하고 두번째 chassis layer(chassis_B)가 필요합니다. chassis_B는 그 끝에서 product chassis와 연결하고 다른 어떤곳에서도  chassis_A와 연결하지 않습니다. chassis_B는 다른 fast digital signal의 reference로 사용해서는 않됩니다. 이런 목적을 위해서 완전히 다른 혹은 chassis_A의 고립된 일부분을 사용할 수 있습니다.
 전기적 고려보다는 경험적으로 edge-coupled가 boardside-coupled보다 더 많이 선택이 됩니다. boardside는 via에서 약간의 asymmetry가 있고 다른 레이어를 이용해서 제조되기 때문에 더 타이트한 제조를 요구하게 됩니다. asymmetry와 tolerance 문제를 피하기 위해서 A-S-S-A-S-S-A-S-S-A board stack 구조를 가진 edge coupled를 추천 합니다. A는 chassis_A plane이고 S는 6개의 signal layer인데 각 cavity속의 signal layer는 수평과 수직 routing에 사용 됩니다.

EDN Magazine May 25, 2000 에서 요약  - 김선환

'원 포인트 레슨' 카테고리의 다른 글

SMA interface design  (0) 2011.11.16
Squeeze layer stack  (0) 2011.11.16
Nickel plated traces(트레이스에 니켈 도금할 경우)  (0) 2011.11.15
거친 표면 효과  (0) 2011.11.15
DC Resistance  (0) 2011.11.15
: